Устройство для контроля матриц памяти

Устройство для контроля матриц памяти

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Реслублик

ОП ИСАНИЕ ч464Ш9

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 08.02.72 (21) 1742260/18-24 (51) t ?. Кл. G 11с 29/00 с нрнсосд «te:и(ех? заявки ¹â€”

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий (32) Приоритет ——

О убликовано 15.03.75. Бюллетень ¹ 10 (53) УДК 681.327.17 (088.8) Даты опуоликован: я описания 04.09.75 (721 моторы зобретения

В. С. Голоборщенко, В. К. Ероховец, В. М. Савкии и В. Д. Трофимов

;711 Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МАТРИЦ ПАМЯТИ

Изобретение отик>сится к области запоминаю?цих устройстг,.

Известные устройства для коитрол?? матриц памяти, содержащие генераторы ступеичагьtх напряжений, выходы одного из которых соединены соотвегственно со входами другого генератора и блока управления печать?о, соединенного с блоком нечати, выходом другого генератора и через блок выявлсIIHH сбоев — — с выходами блока управления, обладают низким быстродействием.

Цель изобретения — повысизч быстродсйтвие устройства.

Отличием описываемого устройства является то, что оио содержит триггер, один вход которого подключен к блоку управления,,друой через введенную в устройство схему

<1-IE» — к выходу блока выявления сбоев, а

Выход — к одному из входов введенной в уст- 20 ройства схемы «И», другой вход которой подсоединен к выходу блока выявления сбоев, а выход — к блокам управления и входам генераторов.

Это позволяет повысить быстродействие 25 устройства путем исключения документирования знаков, определяющих неработоспособность и следующих за знаками, определяющими работоснособность контролируемой матр?t jbI. 30

Иа чертеже ирсдставлена олок-схема устройства.

Устройство содержит генераторы 1 и 2 ступенчатых напряжений (генератор 1 — генератор падающего ступенчатого напряжения), блок 3 уlIравления печатью, блок печати 4, олок 5 выявления сбоев, блок б управления, триггер 7, схему «IIE» 8 и схему «Й» 9. Коятролирусмая матрица 10 включается между блоками 5 tt 6. В." од!1 трипера 7 подключен к блоку 6 управления, вход 12 — через схему

«11Г» 8 — к выходу блока 5 выявления сбоев, а выход 13 — к одному из входов схемы «И» 9, другой вход которой подсоединен к выходу блока выявления сбоев. Выход схемы «И» 9 подключен к блокам 3 и 6 управления и входам генераторов 1 и 2.

Устройство работает следующим образом.

Блок 6 управления выдает по программе один или несколько циклов «занись — считывание» информации но всем адресам контролируемои матрицы 10. Записываемая и считываемая пнформация сравнивается в блоке 5 выявления сбоев. При несовпадении заинсанной и сч??ганной информации блок выявления сбоев ??ырабаты??ает один сигнал, например высокий уровень, он подается в блок управления печатью, ll соответственно блок печати 4 отпечатывает одни знак, например «+», определяющий неработоспособность контролиру464019 емой матрицы 10. При совпадении записанной и считанной информации блок 5 выявления сбоев вырабатывает другой сигнал, например низкий уровень, в результате чего блок печати 4 отпечатывает другой знак, например

«. », определяющий работоспособность контролируемой матрицы 10.

Первым сигналом совпадения записанной и считанной информации в контролируемом ооходе всех адресов матрицы 10 триггер 7 через схему «НЕ» 8 устанавливается в единичное состояние, и с его выхода на схему «И» 9 подается разрегцающнй уровень прохождения через нее сигнала несоответствия с выхода блока выявления сбоев. Прн последовательном поступлении с блока выявления сбоев в контролируемом обходе адрессв матрицы 10 сигналов несовпадения (илп сигналов совпадения), а также сигиалов совпадения, следующих хотя бы посче одного сигнала несовпадения, блок печати 4 печатает один за другим знаки, соответствующие указанным сигналам.

В случае, когда сигнал несовпадения записанной и считанной информации в контролируемом обходе всех адресов матрицы 1О следует хотя бы после одного сигнала совпадения сравниваемой информации, первый сигнал несовпадения проходит через схему «И» 9, с помощью блока 3 управления печати выводится на печать блоком печати 4 (в нашем примере в виде знака «+»), переводит каретку блока печати 4 (на чертеже не показана) в исходное голожепие следующей строки, устанавливает генератор 1 в исходное (нулевое) состояние и изменяет на едигпщу состояние генератора 2.

Благодаря наличию связей между генераторами 1,и 2 ступенчать х напряжений и блоком 3 управления печатью, каждому отпечатанному знаку соответствует результат испытания всех адресов контролируемой матрицы 10 при фик5 сированных и строго определенных значениях амплитуд токов возбуждения.

В результате работы устройства отпечатывается совокупность знаков, соответствующая всем возможным работоспособным состояниI0 ям контролируемой матрицы 10 и называемая областью работоспособности. Она ограниче а в конце каждой строки только одним знаком, определяющим неработоспособность контролируемой матрицы 10. Остальные знаки, опре1S деляющие неработоспособность матрицы 10, на печать не выводятся.

Предмет изобретения

Устройство для контроля матриц памяти, 20 содержащее генераторы ступенчатых напряжений, выходы одного из которых соединены соответственно со входами другого генератора и блока управления печатью, соединенного с блоком печати и выходом другого генератора, 25 и блок выя вле ння сбоев, вход которого подключен к блоку управления, отличаюш1ееся тем, что, с целью повышения быстродействия устройства, оно содержит триггер, один вход которого подключен к блоку управления, дру30 гой через введенную в устройство схему

«НЕ» — к выходу блока выявления сбоев, а выход — к одному из входов введенной в устройство схемы «И», другой вход которой подсоединен к выходу блока выявления сбоев, а з5 выход — к блокам управления и входам генераторов.

464019

Составитель В. Рудаков

Техред М. Семенов Корректор Е. Рогайлина

Редактор Е. Семанова

Обл, типография Костромского упр. издатечьств, полиграфии и книжной торговли

Заказ Хв 3066/7 Изд. Хе 1240 Тираж 648 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Я-35, Раушская наб., д. 4/5