Пороговое устройство

Пороговое устройство

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е ()i) 464О69

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

СОюз СОветских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 03.04.72 (21) 1766010, 26-9 с присоединением заявки Хо (23) Приоритет

Опубликовано 15.03.75. Бюллетень ¹ 10

Дата опубликования описания 16.06.75 (51) М. Кл. Н 03k 508

Государственный комитет

Совета Министров СССР (53) УДК 621.374.34 (088.8) по делам изобретений и открытий (72) Аьторы изобретения

А. И. Берман, В. И, Алексеев и Л. А. Ливанов (71) Заявитель (54) ПОРОГОВОЕ УСТРОЙСТВО

Изобретение относится к области автоматики, в частности к усилительной и импульсной технике, и предназначено для усиления и выбора электрических сигналов, амплитуда которых лежит между двумя заданными уровнями, Известно пороговое устройство, содержащее входной и выходной каскады на транзисторах противоположной проводимости, эмиттерный повторитель, резисторы, причем коллектор транзистора входного каскада соединен с базой транзистора выходного каскада и с коллектором транзистора эмиттерного повторителя.

Однако известное пороговое устройство не обеспечивает отсутствие выходного сигнала при дальнейшем увеличении входного сигнала.

С целью обеспечения отсутствия выходного сигнала при наличии входного, лежащего за двумя уровнями селекции, в предлагаемом устройстве эмиттер транзистора выходного каскада соединен непосредственно с эмиттером транзистора эмиттерного повторителя, при этом база транзистора эмиттерного повторителя и эмиттер транзистора входного кас .ада подключены к переменным резисторам.

1-1а чертеже представлена схема предлагаемого порогового устройства.

Пороговое устройство состоит из входного и выходного каскадов, которые выполнены на транзисторах 1 и 2 противоположной проводимости по схеме с общим эмиттером.

Входной и выходной каскады на транзисто5 рах 1 и 2 включены в качестве нагрузки эмиттерного повторителя на транзисторе 3, причем эмиттер транзистора 1 через резистор 4 соединен с переменным резистором 5, а база транзистора 3 эмиттерного повторителя сое10 динена с переменным резистором 6, в свою очередь, ооа переменных резистора 5 и 6 подключены к источнику питания.

Резистор 7 является нагрузкой транзистора 1.

15 При отсутствии входного сигнала U„, транзисторы 1 и 2 закрыты и получают питание с эмиттера транзистора 3, при этом выходной сигнал О,„,,-, снимаемый с коллектора транзистора 2, отсутствует.

20 ПРи подаче на вход напРЯжениЯ (УнкО тт ) транзистор 1 открывается и через его нагрузку проходит коллскторный ток, создающий на резисторе 7 падение напряжения, открывающее переход база-эмиттер транзистора 2.

25 Последний открывается и с его коллектора снимается усиленный по мощности выходной сигнал U„„,„.,-.

При подаче на вход напряжения U„.(Ус напряжение U, соответственно увеличивается

30 и становится больше Уз.

464069

I

О

Составитель М. Аудринг

Техред О. Гуменюк

Редактор Т. Янова

Корректор А. Степанова

Заказ 1392/3 Изд. № 1313 Тираж 902 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Транзистор 1 оказывается инверсно включенным, при этом на резисторе 7 создается падение напряжения, запирающего переход база-эмиттер транзистора 2, который закрывается, и выходной сигнал б„, отсутствует.

При подаче на вход напряжения У„:(U< транзисторы 1 и 2 закрыты, и выходной сиг нал UÄÄÄ - отсутствует.

Таким образом, пороговое устройство вырабатывает выходной сигнал U»„только при подаче на его вход сигналов, амплитуда которых лежит между двумя заданными уровHsIMH U H Уз.

Нижний уровень селекции устанавливается переменным резистором 5 при отсутствии входного сигнала и определяется величиной напряжения UI па эмиттере транзистора 1.

Верхний уровень селекции устанавливается переменным резистором 6 и определяется величиной напряжения U> на эмиттере транзи,стора 2.

Предмет изобретения

Пороговое устройство, содержащее входной и выходной каскады на транзисторах противоположной проводимости, эмиттерный повторитель, резисторы, причем коллектор транзистоl0 ра входного каскада соединен с базой транзистора выходного каскада и с коллектором транзистора эмиттерного повторителя, о т л ич а ю щ е е с я тем, что, с целью обеспечения отсутствия выходного сигнала при наличии

15 входного, лежащего за двумя уровнями селекции, эмиттер транзистора выходного каскада соединен непосредственно с эмиттером транзистора эмиттерного повторителя, при этом база транзистора эмиттерного повторителя и

20 эмиттер транзистора входного каскада подключены к переменным резисторам.