Устройство для передачи и приема дискретных сигналов

Устройство для передачи и приема дискретных сигналов

Иллюстрации

Показать все

Реферат

 

ОЛИСАНИЕ

ИЗОБРЕТЕНИЯ (ii) 465746 союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 31.05.72 (21) 1790383/26-9 с присоединением заявки № (32) П,риоритет

Опубликовано 30.03.75. Бюллетень № 12

Дата опубликования описания 25,08.75 (51) М. Кл. Н 041 1/10

Государствеииый комитет

Совета Мииистров СССР по делам изооретеций и открытий (53) УДК 621.394.47 (088.8) (72) Авторы изобретения

С. А. Осмоловский, В. М. Масловский и В. М. Слободенюк (7l) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА

ДИСКРЕТНЫХ СИГНАЛОВ

l

Изобретение относится к помехоустойчивой передаче дискретной информации.

Известны устройства для передачи и приема дискретных сигналов, использующие избыточное помехоустойчивое блоковое кодирование для обнаружения ошибок, содержащие на передающей стороне передатчик и последовательно соединенные входной блок, временной накопитель и кодер, а на приемной стороне— приемник и последовательно соединенные декодер и выходной накопитель.

Однако эти устройства не могут обнаружить ошибку в блоках, следующих за блоком, искаженным в канале связи, что снижает достоверность принимаемой информации.

Предложенное устройство отличается тем, что, с целью уменьшения вероятности необнаруженной ошибки в него дополнительно введены на передающей стороне сумматор, регистры первого и второго слагаемых и регистр памяти, а на приемной стороне — вычитающий узел и регистр вычитаемого. Причем на передающей стороне выход кодера соединен с первым входом сумматора через регистр первого слагаемого, выход временного накопителя дополнительно подключен к второму входу сумматора через последовательно соединенные регистры памяти и второго слагаемого, а выход сумматора подключен к входу передатчика. На приемной стороне вход уменьшаемого вычитающего узла соединен с выходом приемника, вход вычитаемого через регистр вычитаемого соединен с одним из выходов выходного накопителя, а выход вычитающего

5 узла подключен к входу декодера.

Предлагаемое устройство обеспечивает обнаружение ошибки, не обнаруженной за счет избыточности искаженного в канале блока, при декодировании последующих блоксв, так

10 как реализуемый в устройстве помехоустойчивый код приобретает корреляционные свойства.

Для использовэния свойств корреляционного кода при оонаружении ошибки в кодовом

15 блоке повторяют не только этот, но и (х — !) ранее принятых блоков (х=2 — 5).

На фиг. 1 пр: ведена блок-схема передающей части предлагаемого устройства; на фиг.

2 — — блок-схема г. риемной части.

20 Передающая часть устройства содержит входной блок 1, временной накопитель 2, кодер 3, регистр первого слагаемого 4, сумматор 5, регистр второго слагаемого 6, регистр гамяти 7 и передатчик 8.

25 Приемная часть содержит приемник 9, вычитающий узел 10, регистр вычитаемого 11, декодер 12 и выходной накопитель 13.

Для преобразования вида вектора необна руженной ошибки, поразившей кодовый блок

30 между блоками 6 и 7 в передающей части и

465746

10 и 11 в приемной части используегся перекрещивание соединительных проводов, что обеспечивает для кодера и декодера, использующих циклический код, возможность обнаружить ошибку, ранее не обнаруженную в предыдущем блоке.

Информация от источника поступает во входной блок 1, затем через временной накопитель 2 в кодер 3 и одновременно — в регистр памяти 7, содержимое которого предварительно переписывается в регистр второго слагаемого 6.

Блок после кодирования поступает из кодера 3 в регистр первого слагаемого 4. В сумматоре 5 происходит суммирование комбинации закодированного блока, хранимого в регистре

4, и комбинации предыдущего блока до кодирования, хранимой в регистре 6, Результат суммирования поступает из сумматора 5 в передатчик 8 для передачи в канал связи.

На приемной стороне комбинация принятого из канала приемником 9 кодового блока поступает в вычитающий узел 10, где ос1щест ляется вычитание из нее комбинации предыдущсго декодированного блока, которая переписывается из выходного накопителя 13 в ре. истр вычитаемого 11.

Результат вычитания поступает из вычитающего узла в декодер 12. Если ошибка декодером 12 не обнаруживается, результат декодирования поступает в выходной накопитель 13, откуда с задержкой на х блоков выдается потребителю.

В случае обнаружения ошибки декодером

12 стирается содержимое выходного накопителя 13, передающая часть устройства повторяет искаженную информацию, которая хранится для этого во временном накопителе 2.

Предмет изобретения

Устройство для передачи и приема дискретных сигналов, содержащее на передающей стороне передатчик и последовательно соединенные входной блок, временной накопитель и кодер, а на приемной стороне — приемник и последовательно соединенные декодер и выходной накопитель, о т л и ч а ю щ е е с я тем, что, с целью уменьшения вероятности необнаруженной ошибки, на передающей стороне введены сумматор, регистры первого и второго слагаемых и регистр памяти, причем выход кодера соединен с первым входом сумматора через регистр первого слагаемого, выход временного накопителя дополнительно подключен к второму входу сумматора через последовательно соединенные регистры памяти и второго слагаемого, а выход сумматора подключен к входу передатчика, на приемной стороне введены вычитающий узел и регистр вычитаемого, причем вход уменьшаемого вычитающего узла соединен с выходом приемника, вход вычитаемого через регистр вычитаемого — с одним выходом выходного накопителя, а выход вычитающего узла подключен к входу декодера.

465746 Риь:2

Составитель С. Осмоловский

Техред Л. Казачкова Корректор Н. Лебедева

Реда inp Н. Коляда

Типография, пр. Сапунова, 2

Заказ 1985, 4 Изд. № 1443 Тираж 740 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5