Цифровой интегратор

Цифровой интегратор

Иллюстрации

Показать все

Реферат

 

ОП ИСАН И Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<и 467370

Союз Советских

Социалистических

Реслебчик (61) Дополнительное к авт. свид-ву (22) Заявлено 30.11.73 (21) 1973448/18-24 с присоединением заявки № (23) Приоритет (51) М. Кл. С 06) 1/02

Государственный комитет

Совета Министров СССР

Опубликовано 15.04.75. Бюллетень № 14 (53) УДК 681.34(088.8) по делам изобретений н открытий

Дата опубликования описания 23.07.75 (72) Авторы изобретения

А. Л. Гуревич, А. Л. Диордиев и Л. А. Коломыцев (71) Заявитель (54) ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к вычислительной технике и может быть использовано для интегрирования сигналов таких анализаторов, как хроматографы, масс-спектрометры, спектрофотометры.

Известен цифровой интегратор, содержащий аналого-частотный преобразователь, счетчик, корректирующий генератор, элемент

«И», блок вычитания, блок регистрации и триггер.

Недостатком известного интегратора является необходимость использования сложных аналого-частотных преобразователей с большой девиацией частоты на выходе при интегрировании сигналов, имеющих широкий диапазон изменения амплитуд и длительностей.

Целью изобретения является повышение точности устройства.

Для того в него введены два дифференцирующих элемента, входы которых подсоединены к соответствующим выходам аналогочастотного преобразователя; элемент «ИЛИ», входы которого подключены к выходам дифференцирующих элементов, а выход — к единичному входу триггера; генератор тактовой частоты, выход которого подключен к одному входу элемента «И», другой вход которого подключен к выходу триггера и к одному из входов блока вычитания; блок синхронизации, выход которого подключен к другому входу блока вычитания, а входы соответственно к выходам корректирующего генератора и генератора тактовой частоты; датчик минимумов, вход которого соединен с другим выходом аналого-частотного преобразователя, а выход — с одним из входов счетчика, другой вход которого подсоединен к выходу блока вычитания, а выход подключен ко входу блока регистрации, причем выход элемента «И» подключен к нулевому входу триггераа.

Блок-схема цифрового интегратора приведена на чертеже, где 1 — аналого-частотный

15 преобразователь, предназначенный для преобразования входного аналогового сигнала в пропорциональную частоту импульсов; 2— датчик минимумов, формирующий сигналы окончания интервала интегрирования; 3—

20 счетчик для интегрирования частотных интервалов; 4 — блок регистрации, предназначенный для регистрации величины интсграла, накопленного в счетчике 3; 5 — корректирующий генератор, формирующий импульсы, ча25 стота которых пропорциональна величине базового сигнала анализатора; 6 — блок синхронизации, предназначенный для синхронизации импульсов корректирующего генератора тактовой частотой; 7 — блок вычитания

ЗО для получения разности частотных сигналов;

8, 9 — дифференцирующие элементы; 10— элемент «ИЛИ»; 11 — триггер; 12 — элемент

«И»; 13 — генератор тактовой частоты.

Интегратор работает следующим образом.

Со взаимно инверсных выходов аналого-частотного преобразователя 1 импульсы, продифференцированные дифференцирующи ми элементами 8, 9, поступают через элемент

«ИЛИ» 10 на вход триггера 11, устанавливая его в единичное состояние. На вход триггера

11 через элемент «И» 12 поступают импульсы с генератора 13 тактовой частоты, которые переключают триггер 11 в нулевое состояние в моменты времени, соответствующие прохождению тактовых импульсов, тем самым осуществляя синхронизацию импульсов, поступающих с аналого-частотного преобразователя 1 на блок вычитания 7. Для исключения возможности потери информационного импульса в том случае, когда он по времени совпадает с импульсом тактовой частоты, выход генератора 13 тактовой частоты соединен с нулевым входом триггера 11 через элемент

«И» 12, управляемый сигналом с выхода триггера 11 таким образом, что импульсы тактовой частоты не могут поступать на вход триггера одновременно с импульсами с дифференцирующих элементов 8, 9. Сигналы с триггера 11 поступают на вход блока вычитания 7, на второй (вычитающий) вход которого поступают импульсы с корректирующего генератора 5, синхронизация которых осуществляется тактовой частотой с помощью блока синхронизации 6. Разностная частота с выхода блока вычитания 7 поступает в счетчик 3. При прохождении интегрируемого сигнала через минимум датчик минимумов 2 вы467370 рабатывает сигнал, который, поступая на счетчик 3, осуществляет перепись зафиксированного в нем числа в блок регистрации 4, после чего устанавливает счетчик 3 в нулевое состояние.

Предмет изобретения

10 Цифровой интегратор, содержащий аналого-частотный преобразователь, счетчик, корректирующий генератор, элемент «И», блок вычитания, блок регистрации, триггер, о тличающийся тем, что, с целью повыше15 ния точности устройства, в него введены два дифференцирующих элемента, входы которых подсоединены к соответствующим выходам аналого-частотного преобразователя, элемент

«ИЛИ», входы которого подключены к выхо20 дам дифференцирующих элементов, а выход — к единичному входу триггера, генератор тактовой частоты, выход которого подключен к одному входу элемента «И», другой вход которого подключен к выходу триггера

25 и к одному из входов блока вычитания, блок синхронизации, выход которого подключен к другому входу блока вычитания, а входы соответственно к выходам корректирующего генератора и генератора тактовой частоты, 30 датчик минимумов, вход которого соединен с другим выходом аналого-частотного преобразователя, а выход — с одним из входов счетчика, другой вход которого подсоединен к выходу блока вычитания, а выход подключен

35 ко входу блока регистрации, причем выход элемента «И» подключен к нулевому входу триггера.

467370

Составитель А. Воронина

Техред Т. Миронова

Корректор Н. Аук

Редактор Б. Нанкина

Типография, пр. Сапунова, 2

Заказ 1664/15 Изд. Мз 1353 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5