Постоянное запоминающее устройство

Постоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (й) 468304

ИЗОБРЕТЕНИЯ

Союз Совотскик

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 30.11.73 (21) 1973391/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 25.04.75. Бюллетень № 15

Дата опубликования описания 30.09.75 (51) М. Кл. G 11с 17/00

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 628.327.66 (088.8) (72) Авторы изобретения

Л. П. Крайзмер, И, Г. Чкония и И. Г. Атанелишвили (71) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике, в частности к постоянным запоминающим устройствам (ПЗУ).

Известны ПЗУ, содержащие дешифратор адреса, накопитель и усилители считывания.

Однако известные ПЗУ имеют большое количество элементов в числовом блоке устройства, большие габариты и высокую стоимость, а также сложность смены хранящейся информации.

Цель изобретения — улрощение устройства и повышение его информационной емкости.

Достигается это тем, что устройство содержит сумматор, две группы диодных сборок, а накопитель выполнен из m и (и+1) числовых блоков, т из которых выполнены из основного числового блока и вспомогательного, причем входы каждого из т и (я+1) числовых блоков соединены с соответствующими входами дешифратора адреса, выходы основных числовых блоков и (гп+1) числового блока через первую группу диодных сборок, а выходы вспомогатсльных числовых блоков через вторую группу диодных сборок подключены к соответствующим входам усилителей считывания, выходы которых соединены .с входами* сумматора.

На черте>ке изображена блок-схсма предлагаемого устройства.

Схема содержит дешифратор адреса 1, >кгуты 2 — 4, числовые блоки 5 — 9, основные числовые блоки 10 — 13, вспомогательные числовые блоки 14 — 17, накопитель 18, первую группу

19 диодных сборок; вторую группу 20 диодных сборок; усилители 21, 22 считывания и сумматор 23.

Устройство состоит из двоичного дешифратора адреса 1, 2 выходов которого собраны в жгут 2, разветвленный на Кь К,... К вхо1о ды числовых блоков 5 — 8, разделенных на основные блоки 10, 11 — 13 и вспомогательные

14 — 17 блоки и на входы числового блока 9 накопителя 18. Выходы и основных и вспомогательных числовых блоков собраны в жгут 3, разветвленный на две группы 19 и 20 диодных сборок, которые предназначены для объединения одноименных разрядов чисел из основных числовых блоков и числового блока 9, и одноименных разрядов чисел из вспомогательных числовых блоков и выходы обеих групп 19 и 20 диодных сборок через усилители 21 и 22 считывания объединяются в жгут 4, который разветвляется на входах сумматора 23.

Выборка кода числа и ПЗУ в соответствии с кодом его адреса производится в следующей последовательности: код адреса дешифратора адреса 1 через жгут 2 поступает одновременно на один из входов Кь К, ..., К„, основных

10 — 13 и вспомогательных 14 — 17 числовых блоков 5 — 8.

468304

Заданные числа Аь А,... А,„в накопителе

18 предлагаемого устройства представлены в виде чисел из двух слагаемых, записанных в основных 10 — 13 и вспомогательных 14 — 17 числовых блоках. B основных числовых блоках

10 — 13 хранятся соответственно множества чисел Сь C, ... C, êoòoðûå относятся к первому слагаемому заданных множеств чисел

Аь Аг, ... А и изменяются от единицы до j, где 1 — количество чисел в каждом из основных числовых блоков 10 — 13. В вспомогательных числовых блоках 14 — 17 хранятся соответственно отдельные числа Ьь b, ... о,и, которые выделены из заданных множеств чисел

Аь А, ..., А„, относятся ко второму слагаемому и являются общими соответственно для множества чисел С, Сг, ... С, которые хранятся в основных числовых блоках 10 — 13. На выходах посновных числовы,х блоков 10 — 13 образуются п разрядные множества чисел Сь

C, ..., C, одноименные разряды которых через жгут 3 объединяются при помощи первой группы 19 диодных сборок и подаются через выходные усилители 21 и жгут 4 на вход сумматора 23. Одновременно кодом адреса с дешифратора адреса 1 через жгут 2 на п выходах вспомогательных числовых блоков 14 — 17, построенных на схемах «ИЛИ» и наборе диодов формируются коды чисел Ьь b, ..., bm, одноименные разряды которых через жгут 3 объединяются при помощи второй группы 20 диодных сборок и подаются через выходные усилители 22 и жгут 4 на вход сумматора 23, где и происходит их суммирование соответственно с числами С, С, ..., С из основных числовых блоков 10 — 13. На выходе сумматора 23 формируются выбранные коды чисел, соответствующие заданному коду адреса. Таким образом в каждом числовом блоке 5 — 8 каждое заданное число, например аь из множества чисел Аь хранящееся в числовом блоке 5, записывается в виде двух слагаемых С, и

b, где величина b является общей для всех

С, множества чисел, расположенных в основном числовом блоке 10, относится ко второму слагаемому и хранится в виде одного числа в вспомогательном блоке 14 числового блока 5 накопителя 18 предлагаемого устройства.

На выходах п основного числового блока 10 и числового блока 5 образуется п разрядное число Сь Одновременно кодом адреса с дешифратора адреса 1 через жгут 2 íà п выходах вспомогательного числового блока 14 формируется код числа b>, п разрядное слагаемое

С через жгут 3, первую группу 19 диодных сборок усилителя считывания 21 и жгут 4 подается на сумматор 23. Одновременно п раз40 усилители считывания, о,т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и повышения его информационной емкости, устройство содержит сумматор, две группы диод45 ных сборок, а накопитель выполнен из т и (т+1) числовых блоков, m из которых состоят из основного числового блока и вспомогательного, причем входы каждого из m, и (т+1) числовых блоков соединены с соответ50 . ствующими входами дешифратора адреса, выходы основных числовых блоков и (т+1) числового блока через первую группу диодных сборок, а выходы вопомогательных числовых блоков через вторую группу диодных сборок подключены к соответствующим входам усилителей считывания, выходы которых соединены с входами сумматора.

35 рядное слагаемое b< через жгут 3, вторую группу 20 диодных сборок, усилители считывания 22 и жгут 4 также подается на сумматор 23, где оно суммируется со слагаемым Сь

На выходе сумматора 23 получается выбранный код числа а — — C +bi, аналогично число йа= Са+(г и T. д

В случае, когда,код адреса с дешифратора адреса 1 через жгут 2 поступает на один из

К; входов числового блока 9, в котором хранится множество чисел А;, не делящееся на слагаемые, а хранящееся в ПЗУ обычным образом, на выходах числового блока 9 формируются п разрядные коды чисел, которые через жгут 3 поступают на входы первой группы диодных сборок, разрядные коды чисел с выходов первой группы 19 диодных сборок через выходные усилители 21 с помощью жгута 4 поступают на вход сумматора 23. На выходе сумматора 23 получаем выбранные коды чисел множества А;.

Такое построение предлагаемого устройства обеспечивает получение на выходе ПЗУ чисел, больших по своему абсолютному значению, чем числа, хранимые в числовом блоке ПЗУ, что позволяет при заданной емкости ПЗУ уменьшить количество запоминающих элементов, используемых для хранения информации, благодаря чему упрощается все устройство в целом.

Упрощение процесса смены информации достигается тем, что для смены информации достаточно ее изменить не во всем накопителе, а лишь в отдельных числовых блоках.

Предмет изобретения

Постоянное запоминающее устройство, содержащее дешифратор адреса, накопитель и

468304 и и и

Составитель В. Гуркина

Текред Л. Казачкова

Редактор Е. Гончар

Корректор Л. Брахнина

Типография, пр. Сапунова, 2

Заказ 2698/1 Изд. № 832 Тираж 648 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-35, Раушская наб., д. 4/5