Устройство управления умножением двоично-десятичных чисел

Устройство управления умножением двоично-десятичных чисел

Иллюстрации

Показать все

Реферат

 

(ii) 469969

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Саюа Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 25.09.72 (21) 1831947/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 05.05.75. Бюллетень ¹ 17

Дата опубликования описания 31.07.75 (51) М. Ел. С 061 7/39

G 061 9/00

Государственный комитет

Совета Министров СССР (53) УДК 6$1.325.5 (088,8) пв делам изобретений и открытий (72) Авторы изобретения

Б. И. Панферов, В. С. Громов, Б. Я. Фельдман, A. Vi. Малин, А, А. Минаев и Ю. А. 1етерин

Институт электронных управляющих машин и Орловский завод управляющих вычислительных машин (71) Заявители (54) УСТРОЙСТВО УПРАВЛЕНИЯ УМНОЖЕНИЕМ

ДВОИЧНО-ДЕСЯТИЧНЫХ ЧИСЕЛ

Изобретение относится к области вычпс.штельнои техники, в частности к вычислигельным машинам, использующим в качестве операционных (арифметических) регисгров накопитель динамического типа (например, магнитострикционную линию задержки) .

Известны устройсгва подоОного типа, например, применяемые в электронных клавчшных вычислительных машинах.

Ы устройствах умножения известных машин, содержащих динамический накопитель информации, схему двоично-десятичного сложения, буферный регистр на одну десятичную цифру и схему синхронизации, используются лиоо две схемы управления двоично-десятичным сложением для получения 2п-разрядного произведения, либо одна схема управления двоично-десятичным сложением, но с устройством синхронизации с удвоенным модулем пересчета и дополнительными логическими схемами.

11рименение двух схем управления двоичнодесятичным сложением при получении 2п-разрядного произведения связано с тем, что возникающий перенос из и-го десятичного разряда в (n+- 1)-ый разряд i-го частичного произведения необходимо прибавить в том цикле динамического накопителя, в котором происходит формирование первых i разрядов следующего (i + 1)-го частичного произведения.

Зто обстоятельство делает необходимым иметь в этих устройствах умножения две различные схемы управления входами в сумматор, две схемы для хранения текущих десятичных пе5 реносов.

Организация так называемого «сплошного»

2п-разрядного регистра частичных произведений, хотя и позволяет обоитись единой схемой управления двоично-десятичным сложением, 10 но требует дополнительного оборудования в устройстве синхронизации этой машины, что относится к недостатку известных устройств.

Целью изобретения является экономия оборудования устройства управления умножени15 ем за счет введения единой схемы управления двоично-десятичным сложением при получении 2п-разрядных частичных произведений, но без усложнения устройства синхронизации.

Сущность изобретения состоит в том, что

20 устройство управления умножением двоичнодесятичных чисел содержит схему переадресации, первый выход которой соединен со входом схемы синхронизации, вход — с выходом первой двухвходовой схемы совпаде25 ния, подключенной входами соответствен,ю ко второму выходу схемы синхронизации и к второму выходу схемы двоично-десятичного сложения, а второй выход схемы переадресации— с первым входом второй схемы совпадения, 30 второй вход которой соединен с выходом бу469969 ферного регистра, а выход второй схемы совпадения связан с третьим входом схемы двоично-десятичного сложения.

На фиг. 1 изображена схема устройства; на фиг. 2 — временное расположение информации в динамическом накопителе в режимах синхронизации 1 и 2 (а и б — соответственно).

Работа предлагаемого устройства управления умножением двоично-десятичных чисел отличается от работы известных устройств в части управления формированием i екущего значения частичного произведения.

Динамический накопитель циркуляционного типа 1 содержит информацию, разделе на пакеты таким образом, что первые разряды всех операционных регистров образуют первую зону, вторые разряды этих же регистров — вторую зону и т. д. (фиг. 2), и служит для хранения содержимых регистров множимого, множителя и результата. Буферный регистр 2 имеет емкость одной десятичной цифры, его назначение — задержка цифры множимого (первого операнда) при выполнении микрооперации двоично-десятичного сложения, а также выполнение сдвига влево содержимого одного из регистров динамического накопителя. Схема двоично-десятичного сложения (совместно с буферным регистром) 3 нужна для выполнения микрооперации двоичного суммирования десятичной, коррекции и запоминания текущего десятичного переноса, схема переадресации 4 — для изменения режима синхронизации и управления входом в схему двоично-десятичного сложения, схема синхронизации 5 — для формирования синхропотенциалов, соответствующих принятому в накопителе расположению операционных регистров, а также для формирования вспомогательных сигналов управления, Первая схема «И» 6 служит для обнаружения десятичного переноса из и в (n + 1) разряд частичного произведения, вторая схема

«И» 7 — для управления прохождением информации со сдвигового регистра на вход схемы двоично-десятичного сложения.

Структура расположения операционных регистров в динамическом накопителе и соответствующие этим регистрам потенциалы считывания/записи, приведенные на фиг, 2, приняты в отечественных ЭКВМ «Искра-12» и

«Искра-11М».

В соответствии с принятым расположением регистров в исходном положении множимое расположено в регистре 8, множитель в регистре 10, регистр 9 образует вместе с регистром 10 регистр частичных произведений.

Алгоритм умножения, обычно принятый в устройствах, построенных на базе динамического накопителя, ввиду простоты организации сдвига информации влево, основан на методе умножения со старших разрядов множителя. Этот алгоритм предполагает получение полного 2п-разрядного произведения. При этом формирование текущего частичного произведения требует, вообще говоря, двух циклов динамического накопителя; — в первом цикле происходит сложение содержимого регистра множимого с младшей частью регистра произведения; — во втором — прибавление единицы переноса к старшей части 2п-разрядного регистра частичных произведений. Старшие разряды этого регистра (с n + 1 разряда по 2п-разряда) последовательно занимают младшие разряды регистра множителя по мере их освобождения при сдвигах влево регистра множителя.

Работа устройства умножения двух чисел.

В начальном положении множимое находится в регистре 8, множитель в регистре 10.

Умножение начинается со сдвига влево содержимого регистра 9 (регистр результата) и содержимого регистра 10 (регистра множи2б теля). Сдвиги продолжаются до тех пор, пока в старшем разряде регистра 10 не окажется первая цифра множителя, отличная от нуля.

Затем включается микрооперация сложения содержимых регистров 8 и 9 А+В (на25 копление частичного произведения) с вычитанием единицы из старшей цифры множителя, которая выполняется в режиме синхронизации

1 (см. фиг. 2, а), т. е. в режиме, в течение которого устройство синхронизации вырабатывает последовательность синхроимпульсов чтения записи, соответствующую истинным адресам информации в динамическом накопителе. Микрооперация А+ В повторяется до тех пор, пока содержимое старшего разряда множителя не станет равным нулю. Далее производится сдвиг множителя и частичного произведения влево до попадания следующей значащей цифры множителя в старший разрядд.

4о При выполнении микрооперации А-1-В может возникнуть десятичный перенос из старшего разряда регистра 9, который надо передать в младший разряд регистра 10, т. е. из и-ro разряда частичного произведения в (n+1) -ый разряд.

Появление сигнала переноса из и-го разряда в (п+ 1) -ый разряд фиксируется первой . схемой «И» 6 и запоминается схемой переадресации 4. Выполнение следующей микрооперации А+В происходит в режиме синхронизации 2, но уже над регистрами 9 и 10.

Отличие выполнения микрооперации Л+Ь в режиме синхронизации 2 (см. фиг. 2,б) заключается в блокировании через вторую схему

55 «И» 7 подачи содержимого буферного регистра 2 на вход схемы двоично-десятичного сложения 3. Это необходимо для того, чтобы запретить подачу содержимого регистра 9 на вход схемы двоично-десятичного сложения 3

50 во время прибавления единицы переноса из и-го разряда регистра 9 в первый разряд регистра 10.

Таким образом, формирование 2п-разрядного частичного произведения происходит одной

65 схемой управления, но в разных режимах

469969

"Л ц, м, 1qrl

t ( ( 1 — 7 — Р г.:

Составитель Н. Милославская

Редактор Р. Киселева

Техред М. Семенов

Корректор Л. Котова

Заказ !857/3 Изд. ¹ 680 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 синхронизации, определяемых последовательностью синхроимпульсов чтения/записи.

Предмет изобретения

Устройство управления умножением двоично-десятичных чисел, содержащее динамический накопитель циркуляционного типа, выход которого соединен с первыми входами буферного регистра и двоично-десятичного сумматора, первый выход которого подключен к первому входу динамического накопителя, второй вход которого связан с первым выходом схемы синхронизации и вторыми входами буферного регистра и схемы двоично-десятичного сложения, отличающееся тем, что, с целью упрощения, оно содержит схему переадресации, первый выход которой соединен с входом схемы синхронизации, вход — с выходом первой двухвходовой схемы совпадения, подключенной входами соответственно ко второму выходу схемы синхронизации и ко второму выходу схемы двоично-десятичного сложения, а второй выход схемы переадреса10 ции — к первому входу второй схемы совпадения, второй вход которой соединен с выходом буферного регистра, а выход второй схемы совпадения связан с третьим входом схемы двоично-десятичного сложения.