Вычислительная система для решения линейных дифференциальных уравнений

Вычислительная система для решения линейных дифференциальных уравнений

Иллюстрации

Показать все

Реферат

 

)

О П И"(: А Н И Е | (и) 469980

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 02.12.72 (21) 1852742/18-24 (51) М. Кл. 6 06) 1,02 с присоединением заявки № (23). Приоритет

Опубликовано 05.05.75. Бюллетень № 17

Дата опубликования описания 30.07.75

Государственный комитет

Совета министров СССР (о3) g К 681 323(088 8) по делам изобретений и открытий (72) Авторы изобретения

В. Il. Eo.»OH и Ji. 1 . Козлов

Ордена Ленина институт кибернетики АН Украинской ССР (?1) Заявитель (54) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА ДЛЯ РЕ111ЕНИЯ

ЛИНЕЙНЫХ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ

Изобретение относится к области вычисли1ельной техники.

Известны вычислительные системы для решения линейных дифференциальных уравнений, содержащие устройство умножения функций, р устройств умножения переменных, р интеграторов, (р + 1) входовый сумматор, первые р входов которого подключены к выходам устройств умножения переменных, а (р+ 1)-й вход подключен к выходу устройства умножения функций.

Целью изобретения является расширение функциональных возможностей устройства.

С этой целью предложенная система содержит регистры приращений, выходы которых соединены с первыми входами устройств умножения переменных, первую группу элементов «И», выходы которых соединены с входами регистров приращений, сумматоры, приращений, первые входы которых подключены к выходам интеграторов, а выходы соединены с первыми входами элементов «И» первой группы, коммутатор, информационные входы которого подключены к выходам интеграторов, а выходы соединены с выходами системы, запоминающее устройство коэффициентов, первый выход которого соединен с первым вхоnîM устройства умножения функций, второй— со вторыми входами устройств умножения функций и переменных, а третий — с первы:.и входами интеграторов, вторую группу элементов «И», первые входы которых подключены к выходу (р + 1) -входового сумматора, а выходы к вторым входам интеграторов, третью группу элементов «И», первые входы которых подключены к выходам с первого по (р — 1)-й интеграторов, а выходы соединены с третьими входами со 2-го по р-й интеграто1О ров, запоминающее устройство порядков, сумматор порядка, первый вход которого подключен к выходу запоминающего устройства порядка, регистр порядка, выходы которого соединены со вторыми входами элементов

15 «И» третьей группы, дешифратор порядка, вход которого подключен к выходу сумматора порядка, первый выход ко второму входу первого элемента «И» второй группы, а остальные (p — 1) выходов соединены с инфор20 мационными входами регистра порядка и вторыми входами со второго по р-й элементов

«И» второй группы, устройство управления, первый выход которого соединен с входами запоминающих устройств порядка и коэффици25 ентов, второй и третий — соответственно со вторым входом сумматора порядка и с управляющим входом регистра порядка, а четвертый — со вторыми входамп сумматоров приращений и элементов «И» первой группы и

ЗО управляющим входом коммутатора, 469980

1О

3

Вычислительная система представлена на чертеже.

Она содержит интеграторы 1, (р + 1) -входовый сумматор 2, устройства умножения переменных 3, устройство умножения функций

4, запоминающее устройство коэффициентов 5, запоминающее устройство порядка 6, сумматор порядка 7, дешифратор порядка 8, коммутатор 9, устройство управления 10, регистры приращений 11, сумматоры приращений 12, элементы «И» 13 — lb и регистр порядка 16.

Вычислительная система работает следующим образом.

Вычислительная система позволяет решать одновременно несколько дифференциальных уравнений любого порядка или систему дифференциальных уравнений любого порядка.

Каждая цепочка содержит такое число интеграторов 1, каков порядок соответствующего ей дифференциального уравнения. Связи между отдельными цепочками интеграторов 1 разомкнуты, а в цепочках выход предыдущего интегратора 1 соединен с первым входом последующего интегратора 1.

Из запоминающего устройства коэффициентов 6 на входы интеграторов 1 поступают значения начальных условий. На входы устройств умножения переменных 3 и вход устройства умножения функций 4 из запоминающего устройства коэффициентов 5 поступают коды коэффициентов первого уравнения системы.

С регистров приращений 11 на входы устройств умножения переменных 3 поступают коды приращений зависимых переменных. На вход устройства умножения функций 4 из запоминающего устройства коэффициентов 5 поступает значение приращения функции.

Тогда на выходе сумматора 2 получается значение, соответствующее величине правой часги первой строки системы уравнений. Это значение поступает на вход интегратора 1 первой цепочки интеграторов через первый элемент «И» 15, который открывается при помощи сигнала, поступающего с дешифратора 8.

Аналогично вычисляются последующие строки системы уравнений. С выходов интеграторов 1 приращения переменных поступают на входы сумматоров приращений 12, где они накапливаются. Затем суммарные значения приращений переменных заносятся в регистры приращений 11 через элементы «И» 13, которые открываются под воздействием сигналов устройства управления 10, а сумматоры приращений 12 под воздействием сигналов устройства управления 10 сбрасываются в нулевое состояние.

Процесс вычислений, описанный выше, повторяется многократно, так что на выходах интеграторов 1 получаются значения приращений искомых переменных, которые выдаются на выходы коммутатора 9 под воздействием сигнала, поступающего с устройства управления 10.

При одновременном решении нескольких независимых между собой дифференциальных

65 уравнений вычисление правых частей каждого уравнения проводится последовательно. Последовательность подключения выхода сумматора 2 ко входам интеграторов 1 той или иной цепочки интеграторов определяется сигналами, поступающими с дешифратора 8. Выходы интеграторов 1, соединенные с входами коммутатора 9, в соответствии с решаемой системой уравнений, подключаются к выходам коммутатора 9 под воздействием сигнала, поступающего с устройства управления 10.

Последовательность выдачи кодов порядков из запоминающего устройства порядка 6 на вход сумматора лорядка 7 и последовательность выдачи кодов коэффициентов и приращений функций из запоминающего устройства коэффициентов 5 на входы устройств умножения переменных 3 определяется устройством управления 10.

Предмет изобретения

Вычислительная система для решения линейных дифференциальных уравнений, содержащая устройство умножения функций, р устройств умножения переменных, р интеграторов, (р+1)-входовый сумматор, первые р входов которого подключены к выходам устройств умножения переменных, а (р + 1) -й вход подключен к выходу устройства умножения функций, отличающаяся тем, что, с целью расширения функциональных возможностей системы, она содержит регистры приращений, выходы которых соединены с первыми входами устройств умножения переменных, первую группу элементов «И», выходы которых соединены с входами регистров приращений, сумматоры приращений, первые входы которых подключены к выходам интеграторов, а выходы соединены с первыми входами элементов «И» первой группы, коммутатор, информационные входы которого подключены к выходам интеграторов, а выходы соединены с выходами системы, запоминающее устройство коэффициентов, первый выход которого соединен с первым входом устройства умножения функций, которой — со вторыми входами устройств умножения функций и переменных, а третий — с первыми входами интеграторов, вторую группу элементов «И», первые входы .которых подключены к выходу (р + 1) -входового сумматора, а выходы с вторым входом интеграторов, третью группу элементов «И», первые входы которых подключены к выходам с первого по (р — 1) -й интеграторов, а выходы соединены с третьими входами со второго по р-й интеграторов, запоминающее устройство порядка, сумматор порядка, первый вход которого подключен к выходу запоминающего устройства порядка, регистр порядка, выходы которого соединены со вторыми входами элементов «И» третьей группы, дешифратор порядка, вход которого подключен к выходу сумматора порядка, первый выход — ко второму входу первого элемента «И» второй группы, а остальные (р — 1) 469980

Составитель В. Лысиков

Техред М. Семенов

Редактор Л,. Утехина

Корректор Л. Орлова

1857/11 Изд. K 680 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Заказ

Типография, пр. Сапунова, 2 выходов соединены с информационными входами регистра порядка и вторыми входами со второго по р-й элементов «И» второй I ðóïïû, устройство управления, первый выход которого соединен с входами запоминающих устройств порядка и коэффициентов, второй и третий выходы — соответственно со вторым входом сумматора порядка и с управляющим входом регистра порядка, а четвертый — со вторыми входами сумматоров приращений и элементов «И» первой группы и управляющим входом коммутатора.