Делительное устройство

Делительное устройство

Иллюстрации

Показать все

Реферат

 

ttt) 47О8О5

ОПИСАН И Е

ИЗОБРЕТЕН ИЯ

Ь АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 16.07.73 (21) 1944224/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 15.05.75. Бюллетень № 18

Дата опубликования описания 21.08.75 (51) М. Кл. G 0(:1 7 52

Государственный комитет

Совета Министров СССР ло делам изобретений и открытий (53) УДЕ, 681.3(088.8) (72) Авторы изобретения

Л. А. Русинов, Ю. В. Соловьев, Н. А. Сягаев и А. Л. Гуревич

Ленинградский ордена Трудового Красного Знамени технологический институт им. Ленсовета (71) Заявитель (54) ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть использовано в специализированных вычислительных устройствах (например, для обработки аналитической информации).

Известны делительные устройства, выполняющие деление по методу без восстановления положительного остатка с представлением результата в цифровом коде, содержащие реверсивные счетчики делимого и частного, преобразователь делителя в единичный код, вентильную матрицу с распределителем сдвига и блок управления с триггером, фиксирующим знак остатка.

Недостатком известных устройств является необходимость применения реверсивных счетчиков как частного, так и делимого, что усложняет структуру устройства.

Целью изобретения является упрощение устройства путем применения нереверсивного счетчика делимого.

Сущность изобретения заключается в том, что нулевой и единичный входы управляющего триггера через схемы совпадения, одни из входов которых объединены и подключены к выходу конца цикла преобразователя, присоединены к единичному и нулевому выходам триггера знака, соответственно.

Формирование частного начинается со старшего разряда последовательным сложением дополнительного (обратного) кода делителя с делимым до тех пор, пока при окончании очередного цикла сложения не произойдет переполнения счетчика делимого, что свидетель5 ствует об изменении знака остатка с плюса на минус и необходимости сдвига и инвертирования делителя и формирования второго разряда частного. Делитель при этом прибавляется к остатку в прямом коде, а количество циклов

10 сложения вычитается из второго разряда частного до появления переполнения счетчика делимого, что свидетельствует о смене знака остатка с минуса на плюс и т. д., как это показано на примере:

Структурная схема делительпого устройства приведена на чертеже.

Устройство содержит преобразователь 1 делителя в единичный код, счетчик 2 делимого, реверсивный счетчик 3 частного с триггером 4, управляющим режимом его работы, триггер 5 знака остатка и вентильные матрицы для сдвига делителя и частного, вентили 6 и 7 которых управляются от шагового распределителя 8. Вторые входы вентилей 7 соединены с шиной 9, по которой поступают импульсы окончания цикла преобразователя 1, а вентилей 6 — с шинами прямого 10 или дополнительного 11 единичного кода делителя, поступающего от преобразователя. Выходы вентп470805

Делитель дополнительный код

585 !

Делимое 964325

964325

585

1549325

585

1134325

585

0719325 (О) 415

30 — 1

0760825 — 29

Сдвиг, инветрирования делителя

2490, 230

1009825 (99) 585

1005675 (99) 585

231 т

1001525 (99) 585

232 —,-1

Сдвиг, инвертирование делителя

0997375 (000) 415

2330 — 1

2329

997790 конец деления

2490

2323

1000280 частное

Сдвиг, инвертирование делителя лей 7 и 6 соединены со входами соответствующих ячеек счетчиков частного 3 и делимого 2.

При этом для формирования цифр «9» (дополнительный код) в старших разрядах делителя, где образуются нули при сдвиге (взяты в скобки в примере), используется триггер 12, единичный вход которого соединен с шиной 13, являющейся промежуточным выходом преобразователя 1, а нулевой вход в с шиной 9.

Единичный выход триггера 12 связан с входом схемы «И» 14, второй вход которой связан с распределителем 8, третий — с шиной 13, а выход — со входами соответствующих ячеек счетчика делимого 2.

Выход счетчика 2 связан с единичным входом триггера 5, выходы которого подключены к схемам «И» 15 и «И» 16, соединенным по второму входу с шиной 9, Выход схемы «И»

16 подключен к нулевым входам триггеров 4 и 5, а выход схемы «И» 15 — к единичному входу триггера 4, выходы которого соединены с шинами управления режимом работы счетчика 3 и с шинами сдвига распределителя 8.

Преобразователь 1 делителя в единичный код при цифровом задании делителя включает в себя регистр делителя и блоки, преобразующие код делителя в единичный код. При задании делителя напряжением (7„в качестве преобразователя 1 используется аналого-цифровой преобразователь (АЦП) . На чертеже показан вариант аналогового задания делителя, при этом АЦП включает в себя счетчик 17, вход которого соединен с шиной 18, по которой поступают тактовые импульсы (ТИ), а кодовые выходы счетчика 17 соединены со входами преобразователя код — напряжении (ПКН) 19, вырабатывающего напряжение обратной связи (/„пропорциональное содержимому счетчика 17. Выход ПКН 19 соединен со входом схемы сравнения 20, на второй вход которого подается напряжение, пропорциональное делителю U, а третий вход соединен

15 с шиной 18. На шине 10 схемы сравнения 20 действует прямой, а на шине 11 — дополнительный единичный код делителя. Для простоты изложения и наглядности устройство показано трехразрядным.

20 Устройство работает следующим образом.

Делимое в прямом коде записывается в счетчик 2, триггеры 5 и 4 устанавливаются в

«О», что соответствует включению счетчика 3 на сложение, распределитель 8 устанавливает25 ся на р-ю (старшую) ячейку (где р — число разрядов частного). Делитель подается на вход схемы сравнения 20 преобразователя 1, а тактовые импульсы — на шину 18. 3а цикл

470805

З0

35 преобразования по шине 10 проходит число импульсов, равное делителю, а по шине 11— его дополнению. Импульсы по шине 11 через разрешенный старшей ячейкой распределителя 8 вентиль 6 подают в счетчик 2. Импульс переполнения счетчика 2 устанавливает триггер 5 в единичное состояние. После окончания цикла преобразования импульс по шине 9, пройдя через разрешенную триггером 5 схему

«И» 16, подтверждает состояние триггера 4, возвращает триггер 5 в «О» и через разрешенный старшей ячейкой распределителя 8 вентиль 7 фиксируется в ячейке старшего разряда счетчика 3.

Отсутствие в течение цикла преобразования переноса из счетчика 2 свидетельствует о смене знака остатка и приводит к тому, что триггер 5 остается в «О». Импульс по шине 9 через схему «И» 15 переводит триггер 4 в «1», включив счетчик 3 на вычитание, переключив распределитель 8 на вторую ячейку и осуществив сдвиг частного и делителя относительно делимого. Начинается формирование второго разряда частного. Через разрешенный второй ячейкой распределителя 8 вентиль 6, делитель в прямом коде по шине 10 прибавляется в более младшие разряды счетчика 2, а число циклов фиксируется во второй ячейке счетчика 3. Перенос из счетчика 2 в этом случае свидетельствует об очередной смене знака остатка и устанавливает триггер 5 в «1», а импульс окончания цикла через схему «И» 15 переводит триггер 4 в «О» (счетчик 2 включен на сложение), переключив распределитель 8 (произведя сдвиг делителя и частного); триггер 5 возвращается в исходное состояние. Теперь делитель опять поступает по шине 11 на счетчик 2 в дополнительном коде. При образовании дополнительного кода необходимо формировать по (m — 1) импульсов (где и— основание системы счисления), подавая их в старшие разряды делимого, которые теперь за счет сдвига делителя не перекрываются его разрядной сеткой (взяты в скобки в примере).

Это осуществляется триггером 12 и схемой

«И» 14. Импульсом конца предыдущего цикла триггер 12 устанавливается в «О», первый импульс последовательности с промежуточного выхода счетчика 17 устанавливает его в «1», разрешив схему «И» 14 для последующих (m — 1) импульсов (до конца цикла), которые проходят на соответствующие входы счетчика 2.

Окончание деления фиксируется переходом распределителя 8 на последнюю нулевую ячейку.

Предмет изобретения

Делительное устройство, содержащее счетчик делимого, реверсивный счетчик частного, преобразователь делителя в единичный код, прямой и инверсный выходы, а также выход конца цикла которого через вентильную матрицу, подключенную к выходам распределителя, соединены со входами счетчиков делимого и частного, триггер знака, единичный вход которого соединен с выходом счетчика делимого, и управляющий триггер, выходы которого соединены со входами распределителя и реверсивными шинами счетчика частного, отличающееся тем, что, с целью упрощения устройства, нулевой и единичный входы управляющего триггера через схемы совпадения, одни из входов которых объединены и подключены к выходу конца цикла преобразователя, подключены к единичному и нулевому выходам триггера знака, соответственно.

470805

Составитель Э. Сенина

Редактор E. Семанова

Техред Е. Подурушина

Корректор Н. Аук

Типография, пр. Сапунова, 2

Заказ 1954/2 Изд. л1 1459 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Я-35, Раушская наб., д, 4(5