Устройство для адаптивной регистрации информации

Устройство для адаптивной регистрации информации

Иллюстрации

Показать все

Реферат

 

но--, t и и 470 8 3 I

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Соввтскнк

Сацналистнчесник

Республик (61) Дополнительное к авт, свид-ву (22) Заявлено 28.03.73 (21) 1900767/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 15.05.75. Бюллетень ¹ 18

Дата опубликования описания 20.08.75 (51) М. Кл. 6 06k 15j20

Государственный комитет

Совета Министров СССР по делам изобретений н открытий (53) УДК 681.327.2 (088.8) (72) Авторы изобретения

А. А. Фурнэ и Б..П. Марченко

Куйбышевский политехнический институт им. В. В. Куйбышева (71) Заявитель (54) УСТРОЙСТВО ДЛЯ АДАПТИВНОЙ РЕГИСТРАЦИИ

ИНФОРМАЦИИ

Изобретение относится к области вычислительной техники и предназначено для использования в устройствах вывода информации.

Известны устройства для адаптивной регистрации информации, содержащие последовательно соединенные схему кодирования интервалов времени -регистрации, цифровой регистратор и схему управления, подключенную к счетчику тактов и анализатору динамичности, который соединен с цифровым регистратором.

Известные устройства сложны, а их схемы недостаточно легко перестраиваются при изменении характера процесса и требований к регистрируемой информации.

Предлагаемое устройство отличается тем, что с целью увеличения точности регистрации оно содержит последовательно соединенные преобразователь кода, логическую схему выбора зоны, схему формирования команд и диодную матрицу. Входы преобразователя коды подключены к выходу анализатора динамичности и схеме управления. Вход диодной матрицы соединен с выходом счетчика тактов, а выходы схемы формирования команд подключены ко входам схемы кодирования времени регистрации и цифровому регистратору.

Блок-схема устройства представлена на ч ертеже.

Анализатор 1 динамичности процесса определяет показатель динамичности с наибольшей частотой (минимальным тактом), с которой поступают импульсы от первого выхода

5 схемы управления 2. Одновременно эти импульсы подсчитываются счетчиком тактов 3, и с каждым тактом на выходных шинах диодной матрицы 4 поочередно появляется сигнал.

10 С задержкой на время анализа импульсы наибольшей частоты с другого выхода схемы управления 2 поступают на управляющий вход преобразователя кода 5, благодаря чему кодовый сигнал анализатора 1 динамич15 ности процесса воспринимается схемой преобразователя кода. При наибольшем значении показателя динамичности сигнал появляется на выходе, соединенном со схемой «ИЛИ»

6, при наименьшем значении — на выходе, 20 соединенном со схемой «ИЛИ» 7.

Соответствующим подключением через разделительные диоды выходов преооразователя кодов 5 в схемах «ИЛИ» 6 — 8 формируются зоны значений показателя динамичности. Пе25 регруппировкой выходов преобразователя «ода можно изменять зоны и таким образом перестраивать у стройство при,измен енин характера измеряемого процесса и требований к регистрируемой информации, что обеспечи30 вает гибкость устройства. В диодной матри

470831

65 це 4 из многих выходных шин подключаются только те шины, которые соответствуют группам выходов преобразователя кода 5.

Сигнал с выхода каждой из схем «ИЛИ»

6 — 8 через одну из схем «НЕ» 9 — 11 поступает на вход соответствующего триггера

12 — 14. В исходном состоянии устройства сигналом на установочный вход с выхода

«Сброс» схемы управления 2 триггер принимает исходное состояние «0». С приходом сигнала на счетный вход соответствующий триггер переходит в новое состояние «1». Таким образом, запоминается значение показателя динамичности процесса.

Сигнал с выхода триггера, находящегося в состоянии «1», поступает на соответствующую схему «И» 15 — 17 в схеме 18 формирования команд. Если показатель динамичности за первый такт имеет наибольшее значение, то триггер 14 принимает состояние «1», и на первый вход схемы «И» 17 поступает сигнал. 1 ак как на второй вход схемы «И» 17 поступает сигнал с выхода диодной матрицы 4, то на выходе схемы «И» 17 формируется сигнал, который поступает на вход схемы «ИЛИ» 19 и схему 20 кодирования интервала времени регистрации. Сигнал с выхода схемы «ИЛИ»

19 дает команду на цифровой регистратор 21 для регистрации кода интервала времени, поступающего с выхода схемы 20 кодирования интервала времени регистрации, соответствующего измеренному значению процесса.

По окончании регистрации сигнал обратной связи с выхода цифрового регистратора 21 поступает на вход схемы управления 2, которая вырабатывает сигнал «Сброс», приводящий триггеры 12 — 14 и счетчик тактов 3 в исходное состояние, Если значение показателя динамичности за псрвый такт Отлнчас 1csI От максималы1ОГО, то сигналы с выхода схем «И» 15 — 17 отсутствуют, и на выходе схемы 18 формирования команд отсутствует команда на регистрацию.

При последующих тактах отсчета устройство работает описанным выше образом. При этом возможны следующие четыре случая.

В первом случае показатель динамичности от такта к такту не меняет своего значения, т. е. в состоянии «1» находится триггер, соответствующий этому значению показателя динамичности. С каждым тактом переключаются выходные шины диодной матрицы 4, На такте, при котором на схемы «И» 15 — 17 одновременно с сигналом от одного из триггеров 12 — 14 подается сигнал с одного из выходов диодной матрицы 4, вырабатывается сигнал на регистрацию с выхода соответствующей схемы «И».

Во втором случае показатель динамичности на одном из тактов уменьшает свое значение. На выходе преобразователя кода 5 появляется второй сигнал, который через схемы «ИЛИ» 6 — 8 и инвертор переводит в состояние «1» триггер с меньшим индексом. Это не влияет на интервал времени регистрации, 5

40 так как включенным остается триггер с большим индексом, соответствующий большему значению показателя динамичности. Сигнал на регистрацию с выхода одной из схем «И»

15 — 17 формируется, когда сигнал с выхода диодной матрицы 4 совпадает с сигналом триггера, соответствующего наибольшему значению показателя динамичности.

В третьем случае показатель динамичности на одном из тактов плавно увеличивается и принимает значение некоторой близкой зоны, в частности, соседней. Сигнал с выхода преобразователя кода 5 по одной из цепей

«ИЛИ» — инвертор приводит в состояние «1» триггер, соот1ветствующий новому значению показателя динамичности. В состоянии «1» оказываются два триггера, соответствующие разным значениям показателя динамичности.

Как и во втором случае, команда на,регистр»цию формируется в такт, при котором сигнал с выхода диодной матрицы 4 совпадает с сигналом триггера, соответствующего наибол1.шему значению показателя динамичности.

Таким образом, во всех указанных случая формируется команда на регистрацию информации в момент времени, соответствующий наибольшему значению показателя динамичности процесса, что обеспечивает высоку1О точность регистрации информации.

В четвертом случае показатель динамичности на одном из тактов скачком увеличивает свое значение, так что ему соответствует интервал времени, который необратимо прошел.

В этом случае команда на регистрацию должна быть сформирована на ближайшем такте.

С этой целью выходы каждого триггера 12—

14 соединены со входами схем «ИЛИ», соответствующих ближайшему меньшему значению показателя динамичности. Благодаря этому перевод в состояние «1» любого триггера вызывает переход в состояние «1» всех триггеров, соответствующих меньшим значениям показателя динамичности.

Предмет изобретения

1. Устройство для адаптивной регистрации информации, содержащее последовательно соединенные схему кодирования интервалов времени регистрации, цифровой регистратор и схему управления, подключенную к счетчику тактов и анализатору динамичности, который соединен с цифровым регистратором, о т л ич а ю щ е е с я тем, что, с целью увеличения точности регистрации, оно содержит последовательно соединенные преобразователь кода, логическую схему выбора зоны, схему формирования команд и диодную матрицу, причем входы преобразователя кода подключены к выходу анализатора динамичности и схеме управления, вход диодной матрицы соединен с выходом счетчика тактов, а выходы схемь: формирования команд подключены ко входам схемы кодирования времени регистрации и цифровому:регистратору.

Составитель В. Сметанин

Те»реп О. Гуменюк

1(орректор Н. Аук

Редактор Е. Семанова

Заказ 1984/9 Изд. № 1452 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Я-35, Раушская наб., д. 4/5 типографии, пр. Сапунова, 2

2. Устройство по п. 1, отл ич а ю щееся тем, что логическая схема выбора зоны содержит последовательно соединенные схемы

«ИЛИ», схемы «НЕ» и триггеры, выходы которых соединены со вторым входом схемы

«ИЛИ» соседней цепи.