Устройство для передачи цифровой информации
Иллюстрации
Показать всеРеферат
ОПИСАН И Е
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
11 11 47I 678
Союз Советских
Социалистических, Республик (61) Дополнительное к авт. свид-ву 269978 (22) Заявлено 15.03.71 (21) 1635340/26-9 (51) М; Кл. Н 04l 7i02 с присоединением заявки №
Гасударственный комитет
Совета Министров СССР по делам нзобретвний и открытий (23) Приоритет 11.02.72
Опубликовано 25.05.75. Бюллетень № 19
Дата опубликования описания 02.09,75 (53) УДК 621.395.32 (088.8) (72) Авторы изобретения
И. А. Мизин, Л, С. Уринсон, М, E. Медведев и В. Н. Баев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ
Изобретение относится к устройствам для передачи цифровой информации по первичным широкополосным каналам связи, По основному авт. св, № 269978 известно устройство для передачи цифровой информации, содержащее формирователь прямоугольных импульсов, однополосный модулятор и сумматор однополосного сигнала с пилот-сигналом, в котором вход устройства через кодопреобразователь и формирователь прямоугольных импульсов соединен с однополосиым модулятором, а вход последнего через сумматор однополосного сигнала с пилот-сигналом соединен с выходом устройства; кодопреобразователь выполнен из блока суммирования
i-го знака входного сигнала (i-2)-ым знаком выходного сигнала сумматора, .соединенного с блоком вычитания 1-го и (i — 2)-го знаков сигнала с сумматора.
Однако устройство по авт. св. № 269978 характеризуется уменьшением скорости передачи информации за счет сокращения полосы частот первичного широкополосного канала связи, используемой для .передачи цифровой информации.
Цель изобретения — повышение удельной скорости передачи цифровой информации по первичным широкополосным каналам связи.
Это достигается тем, что на входе устройства включен сумматор по модулю 2 1 -го символа входного сигнала с (i — 4)-ым символом выходного сигнала, последовательно соединенный с блоком алгебраического вычитания i-го и (i — 4)-го символов информационной после5 довательности, На чертеже приведена блок-схема предлагаемого устройства.
Входная двоичная информационная последо1п вательность 1 в кодопреобразователе 2 преобразуются в трехпозиционную последовательность. Сначала в сумматоре 3 производится сложение по модулю 2 i-го символа входной информационной последовательности (1 — 4) -м
15 символом последовательности 4 на выходе сумматора 3. Далее в блоке 5 алгебраического вычитания производится вычитание из i-го символа последовательности 4 (i — 4) -го символа этой же последовательности. В результа20 те на выходе блока 5 алгебраического вычитания получается троичная последовательность б.
С выхода кодопреобразователя 2 троичная последовательность 6 поступает на формиро25 ватель 7 прямоугольных посылок, на выходе которого образуется сигнал 8, состоящий из О ь1лОк ":p5iмо):")льноч формы " ти, c.,х" по "т >1< амплитуда и пОляэнОсть 1-го . И)1вол 1 сигнала 8 однозначно определяется значением и
30 знаком 1 -го символа последовательности 6, 471678
Пр едм ет изобретения
Составитель Е. Погиблов
Техред И. Карандашова
Корректор Е. Хмелева
Редактор А. Батыгин
Заказ 2005/9 Изд. № 729 Тираж 740 Подписное
IIHHHI1H Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, )К-35, Раушская наб., д. 4/5
Типография, пр, Сапунова, 2
Далее сигнал 8 поступает на однополосный модулятор 9, который состоит из генератора
10 несущей частоты, балансного модулятора
11 и полосового фильтра 12. В модуляторе 9 сигнал 8 преобразуется в однополосный модулированный сигнал 13. Этот сигнал подается на сумматор 14, где к нему добавляется пилот-сигнал 16 от генератора 10 несущей частоты, в результате чего на выходе передатчика формируется сигнал 16, Добавление пилот-сигнала позволяет восстановить на приеме несущую частоту, необходимую для синхронного детектирования однополосного сигнала.
Устройство для передачи цифровой информации по авт. св. № 269978, о т л и ч а ю щ е е5 ся тем, что, с целью повышения удельной скорости передачи цифровой информации по первичным широкополосным каналам связи, на входе устройства включен сумматор по модулю 2 i-ro символа входного сигнала с
10 (i — 4)-ым символом выходного сигнала, последовательно.соединенный с блоком алгебраического вычитания i ãî и (i — 4)-го символов информационной последовательности.