Утройство для измерения временных интервалов

Утройство для измерения временных интервалов

Иллюстрации

Показать все

Реферат

 

т й

ОПИСАНИЕ

ИЗОЬ ЕтИНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (п1 472326

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 25.06.73 (21) 1934535. 18-10 (51) М. Кл. 0 04f 1/00 с присоединенцем заявки №

Совета Министров СССР по делам изобретений и открытий (53) УД Ь; 621.317 (088.8) Опубликовано 30.05.75. Бюллетень X 20

Дата опубликования описания 14.10.75 (72) Автор изобретения,А. Д. Южбабенко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ BPEMEHHbIX

И НТЕРВАЛОВ

Уд Р ьй комитет (23) Приоритет

Изобретение относится к области приборостроения.

Известны устройства для измерения временных интервалов, состоящие из генератора эталонных импульсов, коммутатора, пересчетной схемы, схемы опроса, запоминающего устройства и схем «И».

Однако такие устройства имеют низкую точность измерений. Это связано с тем, что при преобразовании серии временных интервалов с опросом пересчетной схемы без ее остановки возможно появление очередного импульса входной серии во время переходного процесса в пересчетной схеме и при этом в запоминающее устройство вносится ложная информация.

Цель изобретения — повышение точности измерений.

Это достигается тем, что предлагаемое устройство снабжено триггерами 1 и 2 и схемой

«ИЛИ» 3, причем вход коммутатора 4 подключен к входу первой схемы «И» 5, другой вход которой подключен к единичному выходу первого триггера, а выход — к единичному входу второго триггера. Выход коммутатора подсоединен через первую линию 6 задержки к входам второй и третьей схемы «И» 7, 8. другие входы которых подключены соответственно к единичному и нулевому выходам второго триггера. Выход третьей схемы «И» 8 через схему «ИЛИ» 3 подключен к входу пересчетной схемы 9, а выход второй схемы «И»

7 подключен к входам схемы опроса 10 и к входу второй линии задержки 11, выход кото5 рой подключен к нулевым входам обоих триггеров, а также через схему «ИЛИ» 3 к входу пересчетной схемы 9. Входами устройства являются единичный вход 12 первого триггера и управляющий вход 13 коммутатора 4. Схема

10 опроса подключена к запоминающему устройству 14, а коммутатор — к генератору 15 эталонных импульсов.

Работает устройство следующим образом.

В исходном состоянии триггеры 1, 2 нахо15 дятся в нулевом положении (цепи сброса на чертеже не показаны). При этом коммутатор

4 закрыт, импульсы от генератора эталонных импульсов не проходят. Схемы «И» 5 и 7 также закрыты, а схема «И» 8 открыта. При

20 поступлении первого входного импульса на вход 13 коммутатор 4 открывается, и импульсы генератора 15 заполняют счетчик времени пересчетной схемы 9 через линию 6 задержки, схему «И» 8 и схемы «ИЛИ» 3. Сле.

25 дующий входной импульс, поступающий на вход 12, опрокидывает триггер 1, схема «И» 5 открывается по одному входу и пропускает ближайший следующий эталонный импульс на вход триггера 2, переключая его. При этом

30 тот же самый эталонный импульс проходит

472326

Предмет изобретения

Составитель В. Мусазлян

Редактор Т. Рыбалова Техред И. Карандашова 1(орректор Т. Добровольская

Заказ 2478, 15 Изд. Ко 1551 Тираж 529 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР ио делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 через схему «И» 7 на опрос счетчика времени, и после схемы задержки 11 и схемы <.ИЛИ»

3 — на вход счетчика времени пересчетной схемы 9. Этим обеспечивается опрос счетчика времени синхронно с эталонными импульсами. Импульс выхода схемы задержки 11 устанавливает в исходное состояние триггеры 1 и 2.

Устройство для измерения временных интервалов, содержащее схемы «И» и соединенные последовательно генератор эталонных импульсов, коммутатор, линии задержки, пересчетную схему, схему опроса, запоминающее устройство, отл ич а ющееся тем, что, с целью повышения точности измерений, оно снабжено трип срами и схемой «И,. 1И», причем вхо 1 коммутатора подключен к входу первой схемы «И», другой вход которой подключен к единичному выходу первого тригге5 ра, а выход подключен к единичному входу второго триггера; выход коммутатора подключен через первую линию задержки к входам второй и третьей схем «И», другие входы которых подключены соответственно к едиI0 ничному и нулевому выходам второго триггера, выход третьей схемы «И» через схему

«ИЛИ» подключен к входу пересчетной схемы, а выход второй схемы «И» подключен к входам схемы опроса и к входу второй линии

15 задержки, а также через вторую линию задержки, выход которой подключен к нулевым входам обоих триггеров, а также через схему

«ИЛИ» к входу пересчетной схемы.