Интегрирующий многошаговый аналогоцифровой преобразователь

Интегрирующий многошаговый аналогоцифровой преобразователь

Иллюстрации

Показать все

Реферат

 

1„472453

ОЛ ИСАЙИ Е

ИЗОБРЕТЕН ЙЯ

Со©з CG187CKWX

СОциипистийбским

08Cfi)I6BHI! и

i(АВТОРИ(ОМУ СВИдйПйЬСТВУ (61) Дополнительное к «âò. свид-ву— (22) Заявлено 31.12.71 (21) 1731787/26-21 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 30.05.75. Бюллетень М 20

Дата опубликования описания 16.10.75. (51) М. Кл. Н 03k 13/17

1IIl, удй етее11ныЙ 11емитез

Cot!I It ь г»11ие1110е Cbe ве дел»1» иеебре 1е;»i (53) УД1 681.325(088 8) и еткрытий (72) Ав горы нзобр» гения

И. А. Бабанов, Э. Г. Баранова, С. Я. Куцаков и Л. М. Лукьянов (71) Заявитель (54) ИНТЕГРИРУЮЩИЙ МНОГОШАГОВЫЙ АНАЛОГОЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к технике преооразов«ния аналоговых сигналов в цифровой код.

Известны интегрирующие многошаговые

«палого-цифровые преобразователи, содержащие блок управления, интегратор, состоящий нз операционного усилителя, резистора, накопнтсльногo элемента, нелинейной ограш1чива1ощей цени обратной связи, пени отк.iio tei;i»i накопительного элемента от выхода операционного усилителя и цепи установки интегратора в исходное состояние, источники опорных напряжений, источник входного сигнала, кл1о ili подключения источников

olIo(IlII lx напряжений и ключ подключения источника входного сигнала, блок управления этими ключами, схемы «И», секционированный счетчик и триггер, причем источник входного сигнала через ключ подключения источника входного сигнала и резистор соединен с входом операционного усилителя и

:,1ели ней ной ограничивающей цепи обратной связи, выход которой соединен с выходом операционного усилителя, входом цепи отключения накопительного элемента от выхода о1герационного усилителя, выход которого через накопительный элемент соединен с входом операционного усилителя, а через цепь установки интегратора в исходное состояние с источником опорного напряжения, и едишгчным входом триггера, нулевой вход которого соединен с первым входом блока управления; нулевой выход триггера подключен к входу блока управления, второй выход которого coeg»itcн с входами схем «И», третий выход — с i правляющим входом секционированного счетчика, а четвертый — с входом блока управления ключами, выходы которого подключены к управляющим входам ключей, управляющему входу цепи установки интегратора в исходнос состояние и через схемы «И» к входам секцпон11рованного счетчика, а источники

Опорных напряжешп1 подсоединены через ключи подключения источников опорных напряжений н резистор к входу операционного

15 усилителя.

Одна о такие преобразователи содержат большое количество устройств сравнения, равное количеству шагов интегрирования опорны., напряжении.

Цель изобретения — упрощение схемы преобразователя.

Это достигается введением в схему предлагаемo10 п(зеОб()азователя цепи блокировки

95 Откл10чс1111я накоп11тел1>ного элемента, вход которой соединен = единичным выходом триггера, «выход — с выходом цепи отключения накопительного элемента от выхода операционного усилителя.

30 Работа преобразователя основана на том, что введенная в прсооразователь цепь блоки472453

3 ровкп Отклlо !ения н?1 ко!I!Iтелы10ГО элсмснTа обеспечивает формпрованпе сш пала смены опорных напря?кепий на входе интегратора и пе нарушает процесс и. интегрирования.

На чертеже приведена схема предлагаемого прсооразоватсля.

С ема содержит блок управления 1, интегратор, выполненный на операционном усивающей цепи 4 обратной СВ513Н»Н цепях 5 и 6 отклпочения от выхода операционного усилилптелс 2, резисторе 3, нелинейном ofðàíè÷èтсля и установки в исходное состояние накои.: тельного элемента 7, источники 8 опорных напряжений, ключи 9 и 10 подключения источников опорных напряжений и источника

11 входного сигнала, блок управления 12 этими ключами, триггер 13 разрешения смены опорных напряжений, счетчик, выполненный пз отдельных секций 14 и 15, число которых равно числу шагов интегрирования опорных

IIclIIpH?KClIHiI, С БХОДНЫ МИ СХСМаМ И <<И>> 1 6 Па счс! Ных входах ка?кдои ccкции. Рс3у IbTHj))-!

Ощпй код 17 снимается с выходов этого счст-!

Нка. Схема включает также цепь 18 олокпР0ВКН 0ТК.il0HCflH5I HcII<0HJITLJlbIl0I 0 Э )1LIITcl.

51птei j) IipuBBIIHL входного сигнала БыполН51ЕТС51 Б TCcICfff1C ПСРПОД1! ВРСХI СПИ, ОПРСДСЛЯ смого фпксироваппым числом Импульсов от

1, 3BII0ЛПЯ 101цих СЧ TcIHK 14, 1:"). 1 100;1С э 1 ОГО входiloll СПI Па. 1 ОТК.1!ОЧае 1 С5! OT IIIITLГPclT01)а II ПОДИ.ПО fcIL I 51 ОПОР!!ОЕ П?IПР51?КС

ПИС, СООТВСТСI БУIОЩСС ПСРБО)!У Jlfcll 1) 13blll C Г Р П Р О Б а Н П 51, О 0 P ci 3 У 51 Г 0 K P а 3 Р 51 Д а Н cl Е О П итсльпого эле!|епта 7, равный li — — UQJ/)х (где

UIII — опорное напряжение первого шага;

I< — величина резистора 3, Заполняющие импульсы поступают на первую секцию счетчика. В момент, когда напря?кение на выходе интегратора Достигает величины Uf — — ki f (где /г определяется параметрами цегги 5 и соответствует первому порогу срабатывания устройства сравнения), цепь 5 отключает на"oHi1Tcльный элемент от выхода операционного усилителя, на выходе которого формируется сигнал запуска триггера 13. Триггер 13 персбрасывается и включает в работу цепь

18. Подк?почепие цепи 18 эквивалентно умень-!

Испшо j< что приводит к незамедлительному подключсншо накошггсльного элемента к выходу операционного усилителя. Ь простейшем случае цепь 18 может состоять из соедипепIIII, последовательно резистора п диода. Процесс разынтсгрированпя продол?кается, HO блок 1 по сигналу от триггера 13 с приходом очередного заполняющего ихшульса !!одк>почаст к входу интегратора опорное напряжение слсду10!цеГО ШГIГа, перси,!Iочает 3;lifo.lífllolilHO

ИМПЕ . 1ЬСЬ! K BTOP OII СЕКЦИИ C ILТ I I IKcl П Боз вращает триггер 3 в исходное состояш1е.

Описанный процесс Hoüòîðÿåòñÿ до последпсГО l! Op of OÂOÃO ypOBH5I> ПО К !1 IIP бх>дут Г10лу f C-!

Ihl рсзул1таты во всех секциях с !стчика.

Перед началом следующего прсобразовапп;! для Искл!Очсп;!я погрешности от неравенств;1 нулю послсдпсг0 порога срабатывания на на >

1О ! >

:?. О ),>

Зо

ЧО

cf5

53>

И

ОЗ копптельном элементе 7 с помощью цепи 6 устанавливается начальное напряжение, равное порогу срабатывания в последнем шаге разынтегрирования.

Таким образом, в данной схеме преобразоВаТе;i5i функции компараторов всех шагов интегрирования опорных напряжений выполняют цепи 5 и 18, что упрощает схему интегрирующего многошагового аналого-цифрового преобразователя. Это преимущество схемы позволяет рекомендовать ее для построения преобразователей компенсационного интегрирования, к которым предъявляются повышенные требования по быстродействию.

Предмет изобретения

Интегрирующий многошаговый аналогоцифровой преобразователь, содержащий блок управления, интегратор, состоящий из операционного усилителя, резистора, накопительноГо элемента, нелинейной ограничивающей цепи обратной связи, цспп отклlo÷cíèÿ накопительного элемента от выхода операционного усилителя и цепи установки интегратора в псходпос состоя пис, источники orlop ffblx папряжепнй, исто шнк входного сигнала, ключи подклlОченпя пст0 1П!1ков Опорных напряжен lfl и кл1оч подкл!очсшгя псточппка входного спГна 1а, Олок управлсппя этп)1п K 1 fo÷аъlп, схсмы <<И>>> сскцпопи1)овыппый счстчпк H рпГгср, причем источппк входного сигнала через

К;1ЮЧ ПОДК.IIO×LIIHß HCTO Ifflt KB ВХОДНОГО СИГпал?1 и резистор cocJHIICII с Входох! Опсрацп. опного усилителя и с;!ипеГ!Иой ограппчпва!ощей цепи обратной связи, выход которой соединен с выходом опер ационного уcH;IIITQля, входом цепи отключения накопительного элемента от выхода операционного усилителя, выход которого через накопительный элемент соединен с входом операционного усилителя, а через цепь установки интегратора в исходное состояние с источником опорного напряжения, и единичным входом триггера, нулевой вход которого соединен с первым выходом блока управленпя, пулевой выход триггера подключен к входу блока управлсш!я, второй выход которого соединен с входамп схем «И», третий выход — с управляющим входом секционированного счетчика, а чет«ертый — с входом блока управления ключамп, выходы которого подключены к управляющим входам ключей, управляющему входу цепи установки интегратора в ifcvoдное спстояние и через схемы «И» к входам секцпоппрованпого счетчика, à источнпки опорных напряжений подсоединены через кл!очи подключения !1сточ Нков опорных напряжений H

PP3HC TOP К ВХОДУ Oil PPclliHOIIklol О )cÑH IHTCËH, O T.I I1cl Clio If(fl fl C5I TB)I, ITO, C I1C tI bIO УП P 011 jQH H Я схемы, в пего введена цепь блокировки откгиочения накопительного элемента, вход которой соед1шсп с единичным выходом триггера, а выход — — с выхо;!ом пспп отк.почешгя

ППКОПИтЕЛЬПОГО ЭЛСМ !!Tel ОТ БЫХОДа СН СРаШП)Нного успл11тсл».

472453

Составитель С. Куцаков

Редактор Е. YCapay."..ýâà Техред Т. Миронова

Корректор Н. Аук

Черепе cll," ап торолскап типографии.".оказ 61Т Изд. X 1495 Тира;; 902 Подписное

ЦНИ1 ПИ Государственного комитета Совета Микис .ров СССР по делам изобретений It открытий а1осква, Ж-35, Раушс:ая паб., д. 4,!5