Четырехтактный логический элемент

Четырехтактный логический элемент

Иллюстрации

Показать все

Реферат

 

Со1оз Советских

С

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополннтсльнос к явт. свнд-ву— (22) Заявлено 08.01.73 (21) 1868755/26-21!, 1) 31 1< л Н Ой 19 08 :фри с ."рисоедине!!ием заявки—

Государственный ко!иитет

Совета йтиинстров СССР ло дела!и иэебретений и открытий (32) Приоритет—

Опубликовано 30.05.75. Бюллетень х13 20

1. ) 1. ) х621 374 (088.8) ! jHT3 Оп ) бликОванн11 0111!cil!! il 1 (72) Автор изобретения

Б. H. Рувинский (71) Заявитель (54) ЧЕТЫРЕХТАКТНЫЙ ЛОГИЧ ЕС1хИ и 3Л ГЗМЕНТ

Изобретение относится к вычислительной технике.

Извсстслн четырехтя:,т:-;ый лог!1-1Сск1ий элемент на ХОП-транзисторах, содержащий две логпчс-«11с цс;:III) тяктт!!!Зусх!в!а! тра:13истор, у которого затвор соединен с первой шиной тактовых импульсов, исток соединен через одну логическую цепь с затвором и стоком нагр3зочного транзистора и второй шиной тактовых импульсов, а сток соединен с истоком нагрузочного транзистора, с выходной шиной и с одним из выходов второй логической цепи.

Цель изобретения — повышение надежности работы элемента.

Для этого в него введен дополнительный транзистор, у которого исток соед шен с первой шиной тактовых их!пульсов, сток — с BTQрым выводом второй логической цепи, а заTl30p — с третьей ши!ной та)ктовых имтв)ульнов.

На фиг. 1 представлен предлагаемый четырехтактный логический элемент; на фиг.

2 — диаграммы импульсов.

Логический элемент содержит первую и вторую логические цепи 1 и 2 соответственно.

Логические цепи 1 и 2 могут иметь произвольную конфигурацию. В качестве примера первая логическая цепь составлена из последовательно соединенных МОП-транзисторов 8 и

4, а вторая — из последовательно соединенных МОП-транзисторов 5 и б.

TI0p Ta!;TI)p3 c3Io! о транзистора 7 сосднiic! . с шиной 8 тактовых !1.;1пхльсов, его нстск через логпчсс:сую цепь 1 с затвором и стоком нагр;зочпого транз.lcTopa 9 и гн!шой

5 10 тактовых !!мпмль,03) я сток со:;;JIllc с истоком I!3I p 30)- !0)-0 3 13;1 нз:) СТ013;l 9, С вы.) Од-!

iOil Ii!11!1011 11 н С OÄJ !II 1 l!3 вь! кодо!3 10Г11ЧСской цспн 2. 11стоl дополнительного T13)1!13i!сторя 12 сосдннс I с шиной 8 тактовых импульсов. его сток соединен с другим выходом логической цепи 2, я затвор — с шиной 18 тактовых импульсов.

Логнческ;!н 31cllc!IT ря00TÇOT следХ ю1цнх1 образом.

11нформацня на входах 14 н 15 лог!1чсской цепи 1 устанавливается в lox!cl!T, прс.-,шествующий нмпхльсх) ня шине 10, и не меняется в течение всего времени действия импульса на шннс 8. 11нфор".яцня на входах 1б и 17 логической цепи 2 устанавливается к концу действия импульса !1;: LL!111!c 8 и:.с меняется до появлсния импульса ll!1 шине 10. При появлегнш импульса ня н1нне 10 происходит заряд емкости 18 выходной шины 11 н емкостей входов 1б и 17 логической цепи 2 до уровня

«ЛОГ 1». По окончании действия импульса на шине 10 и прц наличии уровней «ЛОГ 1» на входах 14 н 10 логической цепи 1 про!гсxoдит разряд емкости 18 выходной ш!шы 11 до уровня «ЛОГ 0», так как транзистор 7 от472458

17 иг1

Состаипсль И. Разанова

Техред Т. Миронова

Редактор Е. Караулова

Корректор В. Гутман

Заказ 823/1229 Изд. № !528 Тираж 902 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент». крыт. Если хотя бы на одном из входов 14 или 15 логической цепи 1 действует «ЛОГ 0», то емкость (8 выходной шины П не разряжается. При появлении импульса на шине 18 производится аналогичный опрос логической цепи 2, так как транзистор 12 открыт, после чего на выходе 11 уста на вливается и тинная информация. При этом не обязательно должно выполняться условие ортогональности функций, так как во время опроса первой логической цепи 1 транзистор 12 закрыт и сигнал с шины 8 не может пройти на выход 11.

Предмет изобретения

Четырехтактный логический элемент на

МОП-транзисторах, содержащий две логические цени, тактнруемый транзистор, у которого затвор соединен с первой шиной тактовых импульсов, исток соединен через одну логическую цепь с затвором и стоком нагрузочного транзистора и второй шиной тактовых импульсов, а сток соединен с истоком нагрузочного транзистора, с выходной шиной и с одним из выходов второй логической цепи, отличающийся тем, что, с целью повышения надежности работы, в него введен дополнительный транзистор, у которого исток соединен с первой шиной тактовых импульсов, сток— с вторым выводом второй логической цепи, а

15 затвор — с третьей шиной тактовых импульсов.