Устройство вывода данных с запоминающего устройства

Устройство вывода данных с запоминающего устройства

Иллюстрации

Показать все

Реферат

 

.г

ОПИСАНЙЕ

ИЗОБРЕТЕНИЯ (11) 474ООО

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 05.01.73 (21) 1884029/18-10 с присоединением заявки ¹ (23) Приоритет

Опубликовано 14.06,75. Бюллетень ¹ 22

Дата опубликования описания 08.09.75 (51) М. 11л. 6 06f 3/04

Государственный комитет

Совета Ииннстроо СССР по делам изобретений и открытий (53) УДК 681.327(088.8) (72) Авторы изобретения

С. В. Солецкий, Л. П. Тверикин и В. М. Сазонов (71) Заявитель (54) УСТРОЙСТВО ВЫВОДА ДАННЫХ

С ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

Изобретение относится к вычислительной технике.

Известны устройства вывода данных с запоминающего устройства с относительным перемещением носителя записи и преобразователя, выполняющие функцию корректирования временного масштаба потока информации, поступающего, например, с запоминающего устройства, содержащего согласующий регистр, буферный регистр и схему управления.

В известных устройствах запрещается перевод информации с согласующего регистра в буферный до тех пор, пока ие будет закончен перевод информации с запоминающего устройства в согласующий регистр, что снижает быстродействие устройства в целом.

Для увеличения быстродействия при переводе информации с согласующего регистра в буферный в предлагаемое устройство дополнительно введены устройства задержки и схема

«И» с подсоединенной к ее выходу входом триггера, другой вход которого связан непосредственно с шиной тактовых сигналов и через устройство задержки с первым входом схемы «И», соединенной через второе устройство задержки с выходом триггера, причем другой выход триггера связан с согласующим регистром, а второй вход схемы «И» через два устройства задержки соед|шен с буферным регистром и шиной сигналов считывания.

На чертеже изображен вариант схемы опис» ваемого устройства, содержащего согласующий регистр 1, буферный регистр 2, триггер 3, схему «И» 4, устройства 5, 6, 7, 8 за5 держки сигналов, шины 9 сигналов информации, шину 10 тактовых сигналов, шину 11 сигналов с штывания, и шины 12 приемника информации.

Шины 9 и 10 связывают предлагаемое уст10 ройство с запоминающим, а шины 11 и 12— с приемником информации.

Работает устройство следующим образом.

Сигналы информации с запоминающего устроиства Но шинам 9 пост»и ают B соглас»Io15 гний регистр 1. Одновременно тактовые сигналы, поступающие 00 шине 10, запускают устройство 5 задержки II переводят триггер 3 в состояние, запрещающее перевод информации из согласующего регистра 1 в буферный

20 регистр 2. Сигналы считывания, поступающие с шии 11, независимо от тактовых сигналов переводят информацию из буферного регистра

2 иа шины 12 приемник» информации и одновременно запускают устройство 8 задержки.

25 Устройство 8 задержки через схему «И» 4 при нали ши разрешающего сигнала на ее втором входе перебрасывает триггер 3 в первоначальное состояние, разрешающее перевод информации из согласующего регистра 1

30 в буферный регистр 2. В случае запрещаюи е41ЛСОО

Составитель Г. Загубный

Тскред М. Семенов

Редактор С. Хейфиц

Корректор Л. Ко; ава

Заказ 219173 г1зд. ¹ 1509 Тираж 679 Подписное

LIllkiIiIlI4 Государствснпого комитета Совета Ми)п)строп C(.С! по делам f:çîáðåòàíèé и открытий,Iiocf

Типография, пр. Сапунова, 2 го потенциала па втором входе с.;.смы «И» а устройство 8 33держкп запускает устройство, задержки, elf l нал и:1 вь1ходс кото!)Ого поя,ляСТСЯ и ТОХI МОМЕНТУ, 1 .ОГД3 Д йСТВИС 33f! РЕI",аlоц, его сll, !Iал3 113 Втором вход . схсм! 1 «И»

4 33 I

8, защищен устройством 6 задержки, которсс после первого срабатывания триггера 3 ооеспечивает сигнал запрета необходимой длительности на входе схемы «И» <).

Предмет изобретения

Устройство вывода данных с запомни:по;цего устройства с относительным переме!цением носш.-еля записи и преобразователя, содержа :, с согласую)цпй регистр, буфср: ый 1)сгистр устройство управления, о т л ll и 3 ю и; с е с )I тем, 1то, с целью увеличения б)ь)с гродейств!1:,, 5 в него введены устро1:стн за„,, „",:кп и c<åì3

<<И» с подсос;lп)lси поп к ес выходу ВхОдОм триггера, др той вход которого связан пегосрсдствеипо с шиной тактов!)х сигналов и через устройство задержки с первым входом

10 схемы «И», соединенной через второе устройство задержки с выходом триггера, причем другой выход триггера связан с согласующим регистром, а второй вход схемы «И» через два устройства задержки соединен с буфер15 пыж рсгис-,ром и шиной сигналов считыва;1ИЯ.