Аналоговое запоминающее устройство

Аналоговое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Iiij 474052

Союз Советских

Социалистических

Реслублик

K АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 31.07.73 (21) 1950201/18-24 с присоединением заявки М (23) Приоритет

Опубликовано 14.06.75. Бюллетень . и 22

Дата опубликования описания 23.09.75 (51) Ч. Ел. 6 11с 27/00

Государственный комитет

Совета Министров СССР ло делам изобретений отхр„>тнй (53) УДК 681.337(08$.8) (72) Авторы пзоор . 1 пня

А. Н. Крештал, М. А. Розен.;лат и А. Л. Ромащсв

Ордена Ленина институт проблем управления (автоматики и телемеханики) (71) Заявитель (54) А11АЛО1 ОВОЕ ЗАПОМИ НА1О1ЦЕЕ УСТРОЙСТВО

Изобретение относится к области автоматики и вычислительной техники.

Известны аналоговые запоминающие устройства (АЗУ), в которых выходное напряжение образуется путем интегрирования с последующим выпрямлением и сглажива. ием выходного сигнала импульсной формы, поступающего от ячейки аналоговой памяти. 3апись информации в таких АЗУ может происходить либо при отключенном токе счить!вания, либо при включенном.

Основным недостатком известных АЗУ является большое время установления выходного напряжения, обусловленное возникновением переходного процесса в интеграторе прн всяком изменении информации, записанной в ячейке аналоговой памяти. Еще одним недостатком таких АЗУ является значительная погрешность записи (около 5%) при включенном токе считывания.

Предлагаемое аналоговое запоминающее устройство подобно известным содержит ячейку аналоговой памяти, формирователь записи, интегратор с включенными на его выходе выпрямителем и фильтром, формирователь сброса и источник тока считывания.

Отличительной особенностью данного АЗУ, обеспечивающей повышение быстродействия, является то, что оно содержит логический блок, ключ и пассивный элемент. Два входа логического блока подключены к шинам записи и сброса, третий вход соединен с выходом источника тока считывания, один из выходов логического блока соединен с формиро5 вателем записи, другой — с формирователем сброса, третий — с входом ключа, а выход ячейки аналоговой памяти подключен к интегратору через пассивный элемент, зашу ITHpoванный ключом.

10 На чертеже представлена схема предлагаемого АЗУ.

АЗУ содсржпт ячейку 1 аналоговой памяти, формирователь записи 2, интегратор 3, выпрямитель 4, фильтр 5, формирователь сброса

15 б, HcTQLIHHI(7 тока считывания, логический блок 8, ключ 9 и пассивный элемент 10, выполненный, например, в виде согротивления.

Устройство работает следующим образом.

20 При необходимости произвести запись информации на соответствующую входную шину логического блока 8 подается команда «запись», представляющая собой импульс напряжения, длительность которого несколько

25 больше периода частоты тока считывания, вырабатываемого источником 7 тока считывания. При этом от логического блока 8 поступают одновременно команды на формирователь записи 2 и ключ 9. Время появления этих

30 команд совпадает с определенной фазой тока

474052

Предмет изобретения

Ссставитель М. Лойш

Редактор Ь. Нанкина

Техред T. Миронова

Корректор А. Николаева

Е1НИИПИ Заказ 2301715 Изд. № 1547 Тираж 648 Подписное

Типография, пр. Сапунова, 2 считывания, например, с моментом изменения полярности тока считывания с положительной на отрицательную или наоборот. Благодаря этому устраняется влияние тока считывания на погрешность записи ЛЗУ. Формирователь записи 2 осуществляет запись входного сигнала ЛЗУ в ячейку 1,ttàëoãîâoé памяти.

При выбранном соответствующим ооразом моменте синхронизации импульса записи, вырабатываемого формирователем записи 2, с током считывания параметры первого выходного импульса ячейки аналоговой памяти соответствуют установившимся значениям, а время его появления совпадает со временем действия импульса записи. Так как в это время ключ 9 разомкнут под воздействием команды, поступающей от логического блока 8, то первый выходной импульс ячейки 1 аналоговой памяти поступает на интегратор 3 через пассивный элемент 10, величина сопротивления которого выбирается равной сопротивлению интегрирующей цепи интегратора 3. Прн этом коэффициент передачи интегратора становится в два раза меньшим, чем при замкнутом ключе 9. После окончания первого выходного импульса ячейки 1 аналоговой памяти ключ 9 замыкается и остается далее в этом положении. Благодаря этому предотвращается возникновение переходного процесса в интеграторе 3, в результате чего его выходное напряжение устанавливается сразу после окончания первого выходного импульса ячейки аналоговой памяти.

При необходимости сброса информации, записанной в ЛЗУ, на соответствуюнц ю шину логического блока 8 подается команда

«сброс». При этом от логического блока поступают одновременно команды на формирователь сброса 6 и ключ 9. Последний выходной импульс ячейки 1 аналоговой памяти интегрируется с коэффициентом передачи в два раза меньшим, чем при замкнутом ключе 9. Поэтому выходное напряжение интегратора 3 сразу после окончания импульса сброса становится равным нулю.

Лналоговое запоминающее устройство, содержащее формирователи записи и сброса, источник тока считывания, выходы которых подключены к соответствующим входам ячейки аналоговой памяти, выполненной на разветвленных магнитных сердечниках, интегратор с включенными на его выходе выпрямитслем и фильтром, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит логический блок, ключ и пассивный элемент, при этом два входа логического блока подключены к шинам записи и сброса, третий вход соединен с выходом источника тока считывания, один из выходов логического блока соединен с формирователем

80 записи, а другой — с формирователем сброса, третий — с входом ключа, выход ячейки аналоговой памяти подкл1очен к интегратору через пассивный элемент, зашунтированный ключом.