Устройство для контроля аналоговых вычислительных машин

Устройство для контроля аналоговых вычислительных машин

Иллюстрации

Показать все

Реферат

 

О П И С A Н И E 474815

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Саветских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 28.03.74 (21) 2008937/18-24 с присоединением заявки М (51) М. Кл. G 06g 7/02

Гасударственный камитет (23) Приоритет

Совега Минис1ров СССР

Опубликовано 25.06.75. Бюллетень Л" 23 (53) УДК 681.33(088.8) по делам изобретений

H 0TKPbITHH

Дата опубликования описания 06.11.75 (72) Авторы изобретения

А. Г. Бабкин, T. Н. Драшка, Ю. H. Ермачеико и H. А. Травкин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ АНАЛОГОВЫХ

ВЫЧИСЛИТЕЛЬНЫХ МАШИН

Изобретение относится к вычислительным устройствам систем судовой автоматики и может быть использовано при создании систем автоматического управления.

Известно устройство для контроля аналоговых вычислительных машин, содержащее блок задания начальных условий, решающий блок, контрольные интегратор и сумматор. Контроль осуществляется по методу введения избыточной переменной, поэтому начальные условия контрольных интеграторов формируются вручную как линейные комбинации начальных условий интеграторов решающей части.

Однако с помощью такого устройства невозможно непрерывно контролировать решающую часть, работающую в режиме периодизации и содержащую множительные блоки.

С целью расширения функциональных возможностей предложенное устройство содержит дополнительный множительный блок и два дополнительных сумматора, вход первого дополнительного сумматора соединен с блоком задания начальных условий, а выход через первый вход контрольного интегратора с первым входом контрольного сумматора, группа выходов решающего блока через соединенные последовательно второй дополнительный сумматор и дополнительный множительный блок подсоединена ко второму входу контрольного интегратора, а также соединена с третьим входом контрольного интегратора и со вторым входом контрольного сумматора, а группа входов решающего блока с первым

5 входом дополнительного множительного блока.

Иа чертеже приведена блок-схема описываемого устройства.

Она содержит блок 1 задания начальных

1п условий, решающий блок 2, дополнительные сумматоры 3, 4, дополнительный множительный блок 5, контрольный интегратор 6 и контрольный сумматор 7.

Группа входов решающего блока представI5 ляет собой объединенный вход множительных блоков, а группа выходов решающего блока — это выходы интеграторов и сумматоров.

Устройство для контроля аналоговых вычислительных машин работает следующим об2Ï разом.

Блок 1, обрабатывая сигналы с датчиков кинематических параметров объекта, вырабатывает сигналы начальных условий на интеграторы решающей части, осуществляющей периодически с определенной частотой в ускоренном времени решение дифференциальных уравнений. Для контроля решающей части, производимого по методу введения избыточной переменной, используются контрольные интегратор 6 и сумматор 7, дополнитель474815 ный множительный блок 5 и второй дополнительный сумматор 4, работающис, также как и решающая часть, в ускоренном времени с периодизацией решения, а также первый тополнительный сумматор 3, рабо-, ающпй без периодизации в натуральном времени.

Пусть контролируется работа решающей части по переменным XI, Х;....Х„, являющимся выходами интеграторов, причем входы интеграторов, формирующих переменные Х1, Х ....Х„где m(n, представляют собой произведения, поступающие с выходов мно>кптельпых блоков, вида:

X = Õ,(Ê,Õ, + К,Х, +.....)

Х, == Х,(К,Х, +К,Л;+.....) (1) где Xi,— сигнал, поступающий на объединс ный вход множительных блоков.

На второй дополнительный сумматор 4 поступают сигналы с выходов интеграторов и сумматоров решающей части, на которых формируются члены Х„Х,,...... Х,, Х„,..... и т. д., входящие в правые части уравнений (1).

На выходе второго дополнительного сумматора формируется, таким образом, сигнал

Y =- К,Х, + К,.Л, +.... К;Л; + К Х +...., который, поступая в виде сомножителя на вход дополнительного множительного блока 5 и, перемножаясь на нем с сигналом переменной

Х „поступающим на второй вход дополнительного множительного блока с объединенных входов множительных блоков решающей части, образует на выходе дополнительного множительного блока сигнал, пропорциональный сумме Х1+Хг+.....+ Х„,. Этот сигнал поступает на вход контрольного интегратора, который, интегрируя сумме этого сигнала и сигналов Хь....Х„, поступающих с выходов интеграторов и сумматоров решающей части, вырабатывает сигнал избыточной переменной

tl

Х вЂ” . Х,. ! — 1

Для формирования сигнала начальных условий по переменной Х-. на контрольный интегратор, являюп сгося линейной комби ацисй начальных условий интсгпаторов решающей части, служит первый дополнительный сумматор 3, на входы которого из блока 1 поступают сигналы начальных условий интеграторов решающей части. Контрольный сумматор 7, получая на входы сигнал избыточной переменной Л, с выхода контрольного интегратора и сигналы контролируемых переменных с выходов интеграторов и сумматоров решающей части, вырабатывает сигнал рассогласования (контрольное условие) и

Л =Х >Ó Х,. с †>

При исправной работе решающей части по контролируемым переменным сигнал Л равен

2 пулю. В случае наличия ошибки по любой из контролируемых переменных появляется QTклопснис сигнала Л от нуля, свидетельствующее о неисправности решающей части.

Предмет изобретения

Устройство для контроля аналоговых вычислительных машин, содержащее блок задания начальных условий, решающий блок, контрольные интегратор и сумматор, отличаю30 щес с я тем, что, с целью расширения функциональных возможностей, оно содержит дополнительный множительный блок и два дополнительных сумматора, вход первого дополнительного сумматора соединен с блоком задаЗз ния начальных условий, а выход через первый вход контрольного интегратора с первым входом контрольного сумматора, группа выходов рсшающсго блока через соединенные последователbIIо второй дополнительный сумматор и .,о дополнительный множительный блок подсоедипена ко второму входу контрольного интегратора, а также соединена с третьим входом контрольного интегратора и со вторым входом контрольного сумматора, а группа входов ре.;5 шающего блока с первым входом дополнительного множительного блока.

474815

Составитель II. Тарасова

Текред T. Курилко

Корректор Н. Аук

Редактор А. Бер

Типография, пр. Сапунова, 2

Заказ 2687 9 Изд. М 837 Тираж 678 Подпис (ое

Ц11ИИ11И Государственного комитета Совета Министров СССР по делам изобрстсиш:, и открытий1

Москва, уК-35, Раугиская иаб.. 3. 4 5