Импульсный фазовращатель

Импульсный фазовращатель

Иллюстрации

Показать все

Реферат

 

Со{оз Советских

Социалистииесиих

Республик

О П И С А Н И Е ()474909

ИЗОБРЕТЕНИЯ

+y/+++q

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 29.11.72 (21) 1851123 26-9 51) М. 1хл. И 63!; 1, 12 с присоединением заявки— (23) Приоритет—

Опубликовано 25.06.75. Ечоллетень ¹ 23

Дата опубликоваши описания 06.01.76.

Государственный комитет

Совета в1инистров СССР по делам изобретений и открытий

{53) 11 681 335 621. .374.38 (088.8) (72) Автор изобретения

В, Ф. Одиноков

Рязанский радиотехнический институт (71) Заявитель (54) ИМПУЛЬСНЫЙ ФАЗОВРАЩАТЕЛЬ

Изобретение относится к автоматике.

Известен импульсный фазовращатель, содержащий генератор опорных колебаний, соедипенный с первым делителем частоты, вентиль, выход которого соединен со счетным входом второго делителя частоты, выход которого и установочные входы, кроме первого, подключены к первому входу и выходам ключевого перезаписывающего блока соответствеппо, управляющие входы ключевого блока соединены с выходами реверсивного счетчика.

Однако известное устройство характеризуется изменением фазы выходного сигнала в ограниченном интервале.

Целью изобретения является расширение интервала управления фазой выходного сигнала.

Для этого в фазовращатель введены три линии задержки, шесть вентилей, три триггера, управляющее устройство, третий делитель частоты, устройство, суммирующее производные, два дешифратора и два умножителя, причем второй вентиль включен между выходом второго делителя частоты и запирающим входом первого вентиля, отпирающий вход которого подключен к выходу третьего вентиля, счетный вход которого соединен с выходом первого делителя частоты, à хправляющии вход — с выходом первого триггера, первьш вход ко-.орого через первую лип|но задержки подсоединен к выходу пеpB010 дcлителя частоты, а второй вход — ii выходу четвертого вентиля, счетный вход которого соед:шен с выходом второго делителя частоты а у::равляющий вход — с вьь îдом второго триггера, первый вход которого подключен к выходу пятого вентиля, а Второй вхо. т — h вь!ход\ второй линии задержки, вход которой соедн10 ен с выходом второго делителя частоты, при этом выходы реверсивного счетчика подключены к входам первого и второго дешифраторов, выходы которых подключены к входам устройства, сумм ирующего произ водные, и входам пятого и шестого вентилей, вторые входы которых соединены с выходом устройства, суммирующего производные. выход шестого вентиля -.103coc äi{íoí к первому входу третьего триггера, второй вход котороЮ го соед{шен с выходом второго делителя, а выход — через третью линию задержки с управляющими входами второго и седьмого вентилей, из которых последний включен между первым выходом ключевого перезаписывающего блока и первым установочшям входом второго делителя частоты, причем вход управля.ощего устройства управления через трет ш делитель частоты подключен к выходу второй линии задержки, а выход к входу рсзер": вного счетчика, первый умно4749С9

/,„„= =1, (nz+k+z), житель частоты подключен к выходу второго делителя частоты, а второй умц частоты включен между выходом генератора опорных колебаний и счетным входом первого вентиля.

Изобретение,пояснено чертежами.

На фиг. 1 приведена структурная электрическая схема импульсного фазовращателя; на фиг. 2 — временные, диаграммы, где номера графиков соответствуют выходам аналогичных по номеру блоков, а через дефис обозначены номера режимов, причем 1 обозначает режим непрерывного увеличения фазы выходного сигнала (что соответствует меньшей выходной частоте по сравнению с входной), 2 — режим непрерывного уменьшения фазы (что соответствует частоте выходного сигнала, большего, чем входного) .

Импульсный фазовращатель содержит второй вентиль I, генератор опорных колеба,ний 2, первый делитель частоты (с постоянным коэффициентом деления m) 3, третий вентиль 4, первый вентиль 5, второй делитель частоты б с переменным коэффициентом деления (ДПКД), первую линию задержки 7, первый триггер 8, седьмой вентиль 9, первый умножитель частоты 10, третий делитель частоты 11, управляющее устройство 12, ключевой перезаписывающий блок И, второй триггер 14, четвертый вентиль 15, третий триггер 16, реверсивный счетчик 17, первый дешифратор максимума 18, пятый вентиль 19, шестой вентиль 20, вторую линию задержки

21, второй дешифратор минимума 22, устройство 28, суммирующее производные, третью линию задержки 24, второй умножитель частоты 25.

Фазовращатель может работать B нескольких режимах.

Режим нулевой фазы.

Этот режим считается начальным, так как при первом включении фазовращателя к источнику питания или в любой другой момент режим нулевой фазы легко задать. Для этого необходимо установить реверсивный счетчик

17 (например при помощи устройства 12 или другим путем) на минимум.

Выходные сигналы делителя 3 через линию задержки 7 опрокидывают триггер 8 в положение, при котором вентиль 4 открыт. Далее сигналы поступают на вентиль 5 и открывают его. При отпирании вентиля 5 сигнал генератора 2 после умножителя 25 проходит через вентиль 5 на счетный вход ДПКД б и при его переполнении на его выходе появляется импульс, который подается на входы ряда узлов, например 1, 10, .13. Если же вентиль

1 случайно был закрыт триггером 16 (через линию задержки 24), то, действуя на вход триггера 16, сигналы ДПКД б опрокидывают триггер 16 в положение, когда вентили I и 9 открываютея. Тогда любой импульсный сигнал на выходе ДПКД б, попадая на вход вентиля 5 через вентиль 1, запирает его.

Тот же сигнал ДПКД 6 одновременно

l5

Зо

65 проходит на блок И и устанавливает ДПКД б в состояние, .определяемое реверсивным счетчиком 17 (по условию это состояние соответствует минимальному коэффициенту деления ДПКД б п = 1). Далее, вследствие закрытого положения вентиля 5 состояние

ДПКД б не изменяется до поступления следующего (очередного) импульсного сигнала с выхода вентиля 4.

С приходом очередного импульсного сигнала с выхода вентиля 4 вентиль 5 отпирается и ДПКД б начинает заполняться импульсами умножителя 25. Учитывая, что и = 1, первый же импульс умножителя 25 проходит на выход ДПКД б, вентиль 5 запирается по цепи обратной связи (через вентиль 1) и через блок 18 подтверждается коэффициент деления ДПКД 6 (если состояние реверсивного счетчика 17 не изменилось). Очевидно при условии счета ДПКД б первого же импульса умножителя 25, совпадающего с отпирающим импульсом с выхода вентиля 4, фаза выходных импульсов ДПКД б при zz = 1 равна фазе отпирающих импульсов с выхода вентиля 4, т. е. делителя 8.

Принимая фазу импульсов с выхода делителя 3 за нулевую, с третьего и четвертого выходов фазовращателя получаем две импульсные последовательности одной фазы (нулевой). С первого и второго выходов получаем сигналы равной фазы (считаем, что умножитель 10 пе вносит фазовой ошибки или она пренебрежимо мала), но большей частоты).

Режим непрерывного увеличения фазы (отрицательная частотная модуляция).

Исходные vcJlOBHH (p„-, = О Q vatic:З я: 1

Й = 1, где lг — коэффициент деления делителя 11, z — коэффициент умножения умножителя 25.

Указанный режим наступает, когда в устройстве 12 выход делителя 11 соединяется с выходом 12/1 устройства 12. Частота импульсов с выхода делителя 11 равна где f,, — частота с выхода умножителя 25.

Количество управляющих импульсов, поступающих с выхода 12/I, зависит от времени соединения делителя 11 с выходом 12/1 устройства 12. Режим непрерывного увеличения фазы соответствует постоянному соединению указанных цепей.

Первый же импульс 12/1-1 (см. фпг. 2) с г,ыхода 12/1 устройства 12 изменяет показания счетчика 17 на единицу. Однако за счет лилии задержки 21 изменение показания

Ф счетчика 17 происходит с запаздыванием:по отношеншо к выходным импульсам ДПКД б, и коэффициент .деления ДПКД б устанавливается через блок 18 таким, какой соответствует показанию реверсивного счетчика 17 до прихода управляющего сигнала с выходов уст474909 сдвига

60 (2) 65 ройства 12. Поэтому момент появления второго по номеру импульса с выхода ДПКД 6 (см. фиг. 2, 6-1) от начала координат совпадает,с моментом появления входного сигнала в соответствии с исходным условием

<р эцио О.

После:первого управляющего импульса (фиг. 2, 12/1-1) потенциал íà выходе дешифратора минимума 22 изменяется (см. фиг.

2, 22-1) . Второй им пульс (см. фиг. 2, 6-1) устанавливает коэффициент деления ДПКД б n=2 (из графика 8 следует, что и„„., =т=

= 3.

Второй импульс 12/1-1 устанавливает счетчик 17 в положение, соответствующее, очевидII0 п=п,„,, и на выходе дешифратора максимума 18 потенциал изменится (см. фиг.

2, 18-1). Третий импульс (см. фиг. 2, 6-1) (его фаза соответствует п=2) записывает через блок 18 n=3.

При этом соответствующий третий управлгпощий импульс (см. фиг. 2, 12/1-1) устанавливает счетчик 17 на минимум (так как третий импульс при условии п„„., =3 переполняет счетчик 17). При этом потенциалы на выходах дешифраторов 18 и 22 меняются одновременно (см. фиг. 2, 22-1) и в противоположные стороны.

Устройство 28 суммирует по модулю производные от на пряжений (см. фиг. 2, 22-1) и на его выходе появляется импульс, отпирающий вентили 19 и 20. Вентили 19 и 20 пропускают только положительные производные от напряжений, поэтому сигнал, появляется только на выходе вентиля 19, при этом триггер 14 опрокидывается в положение, при котором вентиль 15 отпирается.

Четзертый импульс (см. фиг. 2, б- 1), соответствующий n=3, записывает в ДПКД б

n=1 и через открытый вентиль 15 устанавливает триггер 8 в положение, при котором вентиль 4 закрыт.

Четвертый им пульс (см. фиг. 2, 12/1-1) устанавливает счетчик 17 в состояние, соответствующее n = 2, при этом изменяется потенциал .на выходе дешифратора 22.

Пятый импульс (см. фиг. 2, 8) с выхода делителя 8 уже не попадает на вход вентиля

5, так как вентиль 4 закрыт и через линию задержки 7 возвращает триггер 8 в исходное состояние, Шестой имнульс (см. фиг. 2, 8) проходит через открытый вентиль 4, отпирает вентиль

5 и на выходе ДПКД б появляется пятый импульс (см. фиг. 2, 6-1), соответствующий

n = 1, который через блок 18 записывает в

ДПКД б и = 2 и т. д.

В результате все последующие периоды, исключая первый период больше периода входных импульсов (=м. фиг. 2, 8) íà величину Т, = 1//".

Данному режиму соответствует частотная модуляция на уменьшение.

Режим непрерывного уменьшеl0

50 ни я ф азы (пол ожительная частотная модуляция).

Исходные условия. ср„,,„. =О, п„,„,,=т=3, 1=1, z= l.

Такой режим наступает тогда, когда выход делителя 11 соединяется в устройстве 12 с выходом 12/2.

Первый управляющий, импульс (см. фиг.

2, 12/2-2) устана вли вает счетчик 17 в состояние, соответствующее и = и„„,, = 3, при этом потенциалы на выходах дешифраторов 22 и

18 изменяются одновременно (см. фиг. 2, 18-2 и 22-2).

Устройство 28 отпирает вентили 19 20, поскольку положительная производная имеется только в сигнале 18-2. Сигнал появляется только на выходе вентиля 20. Этот сигнал устанавливает триггер 16 в положение, когда вентили 1 и 9 закрыты. С приходом второго импульса (см. фиг. 2, 8), поскольку еще п=l, на выходе ДПКД 6 сразу появляется второй импульс 6-2, который через блок 18 записывает в ДПКД 6 показания счетчика 17 минус единицу, т. е. n= n „„„ — 1 = 2 (так как вентиль 9 закрыт).

Поскольку вентиль 5 не закрывается вторым импульсом (см. фиг. 2, 6-2), ДПКД б продолжает заполняться. Одновременно второй импульс 6-2, опрокидывая триггер 16 через некоторое время, определяемое линией задержки 24, отпирает вентили 1 и 9. В этом случае появление третьего импульса 6-2 вновь обычным порядком запирает вентиль 5 и записывает через блок 18 в ДПКД 6 n=2, поскольку до этого второй управляющий импульс 12!2-2 изменил состояние счетчика 17 на единицу.

Третий и мпульс (см. фиг. 2, 12/2-2) изменяет состояние счетчика 17 еще»а единицу так, что четвертый импульс 6-2 дает и = 1.

Четвертый управляющий импульс 12/2-2 и пятый импульс 6-2 дают и = О, и все процессы повторяются, как описано выше.

Таким образом, все периоды выходных сигналов ДПКД б, исключая .первый, меньше по величине, чем,исходный.

Этому режиму соответствует частотная модуляция на увеличение частоты.

Режим дискретного ф а з ы.

Для осуществления этого режима замыкают цепь выхода делителя 11 с одним из выходов устройства 12. Соответственно количеству N управляющих импульсов 12/1-1 или

12/2-2 фаза выходного сигнала (первый или третий выходы) изменится на величину

После отсоединения выхода делителя 11 от выходов 12/1, 12/2 устройства 12 фаза выходных колебаний будет равна

474909 (3) paris фвых,Π— 7 г

Л р,„„. = +-Л Т у = 2,T,„

Т, Рвых = пмакс (4) 1П ° z= è „ ° где знак плюс соответствует управлению по цепи 12/1 устройства 12, а знак минус — по цепи 12/2, — начальная фаза выходных сигналов.

Частота выходных сигналов после размыкания цепей равна частоте опорных колебаний. B качестве примера показан случай, когда при р„,, „= О (см. фиг. 2, б, первый импульс) z = 1, п „„,, =- m = 3, k = 1, »а вход счетчика 17 было подано два управляющих импульса по цепи 12/1 устройства 12.

При этом

I0

20 зо

60 а начиная с четвертого периода частота выходного сигнала равна частоте опорного сигнала (см. фиг. 2, 8).

После умножителя 10 частота выходного сигнала, очевидно, будет равна частоте опорного сигнала (см. фиг. 4, 25).

При z = 1 фаза сигналов с третьего выхода фазовращателя изменяется на .долю периода с каждым управляющим импульсом, а с первого выхода — на один период. Поэтому, если фазовращатель должен обеспечивать управление фазой с дискретностью, меньшей, периода То генератора 2, коэффициент умножения z должен быть больше единицы.

В предельном случае, когда и = 1, а

z =- и„„,, дискретность управления фазой выходного сигнала по отношению к фазе опорного генератора 2 будет равна

Управление фазовращателем можно вести не только импульсами посредством устройства 12, но и,кодовыми комбинациями через счетчик 17. При выборе т, z, п„„„в любом случае необходимо HbIIIQJIHHTb условие

Учитывая, что ср,„„. линейно связано с

N (см. формулу (2), предложенный фазовращатель можно применить как преобразователь числа импульсов в фазу. Точность преобразования, ка к видно из формулы (3), зависит от постоянства начальной фазы ср„,,„„ и стабильности генератора 2.

Предмет изобретения

Импульсный фазовращатель, содержащий генератор опорных колебаний, соединенный с первым делителем частоты, вентиль, выход которого соединен со счетным входом второго делителя частоты, а его выход и установочные входы, кроме первого, подключены к первому входу и выходам ключевого перезаписывающего блока соответственно, управляющие входы ключевого перезаписывающего блока соединены с выходами реверсивного счетчика, отличающийся тем, что, с целью расширения интервала управления фазой выходного сигнала, в него введены три линии задержки, шесть вентилей, три триггера, управляющее устройство, третий делитель частоты, устройство, суммирующее производные, .два дешифратора и два умножителя, причем второй вентиль включен между выходом второго делителя частоты и запирающим входом первого вентиля, отпирающий вход которого, подключен к выходу третьего вентиля, а его счетный вход соединен с выходом первого делителя частоты, причем управляющий вход соединен с выходом первого триггера, первый вход которого через первую линию задержки подсоединен к выходу первого делителя частоты, а второй вход — к выходу четвертого вентиля, счетный вход которого соединен с выходом второго делителя частоты, а управляющий вход — с выходом второго триггера, первый вход которого подключен к выходу пятого вентиля, а второй вход— к выходу второй линии задержки, вход которой соединен с выходом второго делителя частоты, при этом выходы реверсивного счетчика подключены к входам первого и второго дешифраторов, выходы которых подключены к входам устройства, суммирующего,производные, и входам пятого и шестого вентилей, вторые входы которых соединены с выходом устройства, суммирующего производные, выход шестого вентиля подсоединен к пер|вому входу третьего триггера, второй вход которого соединен с выходом второго делителя, а выход — через третью линию задержки с управляющими входами второго и седьмого вентилей, из которых последний включен между первым выходом ключевого перезаписывающего блока и первым установочным входом второго делителя частоты, причем вход управляющего устройства через третий делитель частоты подключен к выходу второй линии задержки, а выходы — к входам реверсивного счетчика; первый умножитель частоты подключен к выходу второго делителя частоты, а второй умножитель частоты включен между выходом генератора опорных колебаний,и счетным входом, первого вентиля.

«o=

25 2

Составитель Г. Ковалева

Техред М. Семенов

Корректор И. Симкина

Редактор A. Зиньковский

Тип. Харьк. фпл. пред. «Патент: >

Заказ 1112/1649 Изд. № 888 Тираж 902 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, )К-35, Рауьпская паб., д. 4/5