Устройство выделения рекуррентного синхросигнала с обнаружением ошибок

Устройство выделения рекуррентного синхросигнала с обнаружением ошибок

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е 475744

Союз Советских

Социалистическиг

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 09.10.73 (21) 1962811!26-9 (51) М. Кл. Н 04I 7/10

Н 04l 1/08 с присоединением заявки №

Государствеииый комитет

Совета Министров СССР по делам изабретеиий и открытий (32) Приоритет

Опубликовано 30,06.75. Бюллетень № 24

Дата опубликования описания 03.10.75 (53) УДК 621.394.662.2 (088.8) (72) Автор изобретения

И. Ф. Хомич

Пензенский завод-ВТУЗ при заводе «ВЭМ» (71) Заявитель (54) УСТРОЙСТВО ВЫДЕЛЕНИЯ РЕКУРРЕНТНОГО

СИНХРОСИГНАЛА С ОБНАРУЖЕНИЕМ ОН1ИБОК

Р(л) = л +л+ 1 уравнение проверки имеет вид

Изобретение касается телеграфной связи и можст быть использовано для помехоустойчнвой синхронизации систем передачи двоичной информации.

Известно устройство выделения рекуррентного синхросигнала с обнаружением ошибок, содержащее последовательно соединенные переключатель режимов работы, узел проверки на рскуррентность, селектор и схему «И», причем второй выход узла проверки на рекуррснтность подключен к первым входам персключателя режимов работы и узла сравнения, и к второму входу последнего подключен второй вход переключателя режимов работы

Цель изобретения — повышение помехоустойчивости.

Это достигается тем, что в устройство введен реверсив<ный счетчик; при этом выход узла сравнения через рсверсивный счетчик подключен к третьему входу переключателя рсжимов работы Il к второму входу схемы «И», выход которой подключен к четвертому в;оду переключателя режимов раооты и к другому входу реверсивного счетчика, на суммирующий вход которого подана тактовая частота.

На черте?ке приведена блок-схема описываемого устройства.

Оно содержит перек.чlочатель 1 ре?киъla работы, узел 2 проверки на рекуррентность, узел

3 сравнения, реверсивный счетчик 1, селектор

5 и схему «И» 6.

Работает устройство следующим образом.

Принимаемая последовательность двоичных знаков через переключатель 1 поступает в узел

2,проверки на рекуррентность. В этом узле, со5 держащем регистр сдвига на Й знаков с точками съема на сумматоры по модулю 2 (в соответствии с многочленом Р(х)), принимаемые знаки проверяются на соответствие закону построения рекуррснг?1ого кода, Так, например, 10 для

Х1 — —

Результаты проверки образуются в узле 3 сравнения и далее подсчитыга1отся сч<тчнком

20 4. Поскольку Оlнибочньlй знак, проходя по г-зпачном рсгис?р сдвига зла 2, может оказать влня101с на неправильное выдслсш1с фазирующего сигнала только в течение lг тактов работы (сдвигов), то нецелесообразно

25 сбрасывать счетчик нулей в исходнос (нулеВос) состояние с 1<2?f<дыъl Ошиоочным знаком.

Поэтому счетчик выполнен как реверсивный счетчик, где каждое обнаружение ошибочно;-О знака в узле 3 сравнения по шине вычитания

30 обеспе 11?вает ревс1?с счсTч??ка на ?с тактов. В этом случае ошибочно принятый знак до мо475744

Составитель Н. Герасимова

Техред Т. Миронова Корректор Н. Лебедева

Редант ор Е. Дайн

Заказ 2338/16 Изд. № 1588 Тираж 740 Подписное

ЦНИИПИ Государственного .комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раугпская наб., д. 4/5

Типография, пр. Сапунова, 2 мента срабатывания счетчика 4 у,п:.ст выйти

Н3 регHCTp3 сдвига V31;1 2 H, C. i . IOH21E.1hiIO, нс будет влиять на правильность выделения фазирующего сигнала. Прп каждом удовлетворении рекуррентному закону по суммирующей 5 шине на вход реверсивного счетчика подается импульс тактовой частоты и, следовательно, при наличии серии l нулей (при условии отсутствия ошибочных знаков) или серии l+c нулей (при одном ошибочном знаке) и так да- 10 лее происходит его срабатывание. В этом случае переключатель 1 отключает поступление знаков на канале связи и переводит регистр сдвига узла 2 на автономное генерирование рекуррентной последовательности. Селектор 5, 15 подключенный к узлу 2, при достижении селектируемой k-значной комбинации, через схему

«И» 6 выдает фазирующий сигнал, Этот сигнал возвращает устройство к исходному состоянию, размыкая цепь обратной связи узла 2 20 через переключатель 1 и сбрасывая реверснвпый счетчик 4 до 0. В результате суще"твенно повышается 110мехоустойчивоcTb выделения синхросигнала оез увеличения длины l ncpe;IBII Iåìû.; рскурре1ггных по ыпчок с1шхроннзацни.

Предмет изобретения

Устройство выделения рекуррентного синхросигнала с обнаружением ошибок, содержащее последовательно соединенные переключатель режимов работы, узел проверки на рекуррентность, селектор и схему «И», причем второй выход узла проверки на рекуррентность подключен к первым входам переключателя режимов работы и узла сравнения, а к второму входу последнего подключен второй вход переключателя режимов работы, о т л и ч а юще е с я тем, что, с целью повышения помехоустойчивости устройства, в него дополHительно введен реверсивный счетчик, при этом выход узла сравнения через реверсивный счетчик подключен к третьему входу переключателя режимов работы и к второму входу схемы

«И», выход которой подключен к четвертому входу переключателя режимов работы и к другому входу реверсивного счетчика, на суммиру1ощий вход которого подана тактовая частота.