Корреляционный дискриминатор для синхронизации по временной задержке псевдослучайной последовательности

Корреляционный дискриминатор для синхронизации по временной задержке псевдослучайной последовательности

Иллюстрации

Показать все

Реферат

 

(!и 476697 о и .Ы в

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Зависимое от авт. свидетельства (22) Заявлено 05.01.73 !21) 1876739 26-9 (51) Ч. Кл. Н 04/ 7 02 с присоединением заявки №

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 05.07.75. Бю,ч.четень ¹ 25

Дата опубликования описания 26,02.76 (53) УДК 621.394.622.2 (088.8) (72) Авторы изобретения

М. Э. Теплицкий, Г. Г. Карабанов, Б. Д. Дерипалов, Е. П. Потапов и Ю. А. Гагарин (71) Заявитель (54) КОРРЕЛЯЦИОННЫЙ ДИСКРИМИНАТОР

ДЛЯ СИНХРОНИЗАЦИИ ПО ВРЕМЕННОЙ ЗАДЕРЖКЕ

ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ

Изобретение относится к телеграфной связи.

Известен корреляционный дискриминатор для синхронизации по временной задержке псевдослучайной последовательности с использованием двух ортогональных кодов, содержащий перемножитель, на первый вход которого подается принимаемый сигнал, фильтр нижних частот, выход которого через управляемый генератор подключен одновременно ко входам первого и второго генераторов псевдослучайных последовательностей.

Цель изобретения — повышение точности синхронизации без изменения структуры передаваемого сигнала.

Это достигается тем, что выходы опережающего и отстающего опорных сигналов первого генератора псевдослучайной последовательности подключены соответственно к первому и второму входам первого вычитающего узла, выход которого через первый вход и выход логического формирующего блока подсоединен ко второму входу перемножителя, а выходы опережающего и отстающего опорных сигналов второго генератора псевдослучайной последовательности подключены соответственно к первому и второму входам второго вычитающего узла, выход которого подсоединен ко второму входу логического формирующего блока, причем выход перемножителя подключен ко входу фильтра нижних частот.

На фиг. 1 приведена функциональная схема предлагаемого устройства; на фиг. 2— формирователь опорного сигнала; на фиг. 3— дискриминационная характеристика.

Устройство содержит перемножитель при1р нимаемого и опорного сигналов 1, фильтр нижних частот 2, управляемый генератор 3, формирователь опорного сигнала 4, генераторы псевдослучайной последовательности (ПСП) 5 и 6.

15 Формирователь опорного сигнала 4 содержит логический формирующий блок 7, выход которого подключен ко входу опорного сигнала перемножителя, а входы соединены с логическими вычитающими узлами 8 и 9, каждый

20 из которых подсоединен к выходам двух каскадов различных генераторов ПСП. Х, и Х2— две опорных последовательности, снимаемые с расположенных рядом каскадов одного из генераторов ПСП; 1 1 и 1 — опорные последо25 вательности, снимаемые с расположенных рядом каскадов другого генератора. А и Б— вход принимаемого сигнала и выход перемножителя соответственно. Для формирования дискриминационной характеристики (фиг. 3)

30 в дискриминаторе выполняются операции:

476697

Предмет изобретения

+ (U,„g (t— где x(t — т„) =х,—

- )+ 7- V(t+ - )) (>) опережающий опорный сигнал; отстающий опорный сигнал; опережающий опорный сигнал; отстающий опорный сигнал.

Х(+

Кг

Фиг.З

Составитель Н. Герасимова

Текред Л. Казачкова Корректор М. Лейзерман

Редактор Б. Федотов

Заказ 213/12 Изд. № 906 Тираж 740 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4t5

Типография, пр. Сапунова, 2

U, fU,„õ (Š— —,Ä) — Г,„х (У + т-„)(+

Преобразуя выражение (1) к виду

Uä — ((x(t „)x(t+„)J+

+ (у (i — -..) — у (/ + т.)) I (2) и формируя опорный сигнал согласно выражению в фигурных скобках (2), определяют возможность уменьшения количества перемножителей. При формировании опорного сигнала вычитание и сложение переносятся в область низких частот.

Корреляционный дискриминатор для синхронизации по временной задержке псевдослучайной последовательности с использованием двух ортогона lhllhlx кодов, содержащий перемножитель, на первый вход которого подан принимаемый сигнал, фильтр нижних частот, выход которого через управляемый гене1О ратор подключен одновременно ко входам первого и второго генераторов псевдослучайных последовательностей, отличающийся тем, что, с целью повышения точности синхронизации без изменения структуры передавае15 мого сигнала, выходы опережающего и отстающего опорных сигналов первого генератора псевдослучайной последовательности подключены соответственно к первому и второму входам первого вычитающего узла, выход которого через первый вход и выход логического формирующего блока подсоединен ко второму входу перемножителя, а выходы опережающего и отстающего опорных сигналов второго генератора псевдослучайной последо25 вательности подключены соответственно к первому и второму входам второго вычитающего узла, выход которого подсоединен ко второму входу логического формирующего блока, причем выход перемножителя подклю30 чен ко входу фильтра нижних частот.