Устройство кадровой синхронизации

Устройство кадровой синхронизации

Иллюстрации

Показать все

Реферат

 

l с с

ОПИ ИЕ

ИЗОБРЕТЕНИЯ

I»1 476704

Союз Советских

Социалистическиг

Реснстблик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное и авт. свид-ву (22) ЗаЯвлено 05.01.73 (21) 1875354сс26-9 (51) Ы. Кл. Н 04п 5/04

Государственный комитет с присоединением заявки N2 (23) Приоритет

Опубликовано 05.07.75. Бюллетень ¹ 25

Дата опубликования описания 30.10.75

Совета Министров СССР до делам изобретений и открытий (53) 1 ДК 621.397.335 (088.8) (72) Авторы изобретения Л. С. Гельбштейн, H. А. Карговский, A. И. Козлов и П. А. Курячьев (71) Заявитель (54) УСТРОЙСТВО КАДРОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится к телевидсншо.

Известно устройство кадровой синхронизации, содержащее блок сравнения, один вход которого подключен к блоку эталонного синхрокода, а другой — к регистру сдвига, на один из входов которого подается видеосигнал, а на другой — импульс синхронизации. Один выход блока сравнения подсоединен ко входу регистра памяти, другой через блок управления — к одному входу фазируемого делителя и к одному входу схемы переноса, причем импульсы кадровой синхронизации подаются на второй вход фазируемого делителя, с выхода которого импульсы подаются на второй вход схемы переноса, выход которой подключен ко входу регистра памяти.

Цель изобретения — улучшение синхронизации.

Предлагаемое устройство отличается тем, что выходы блока сравнения поразрядно соединены со входами регистра памяти, а выходы регистра памяти и вторые выходы блока сравнения подключены ко входам блока управлсния через сумматоры.

Блок-схема устройства изображена на чертеже.

Выходы регистра сдвига 1 соединены со входами блока сравнения 2, вторые входы которого подключены к блоку эталонного синхрокода 3. Выходы блока сравнения 2 соединены с сумматором -1, выход которого соединен с одним пз входов блока управления 5. Кроме то о, выходы каждого разряда блока сравнения подключены ко входам регистра памяти б, уп5 равляющпй вход которого соединен с выходом схемы переноса с. Выходы регистра памяти сосдш:,ены со вторым сумматором 8, сигнал с которого подастся на блок управления 5. Сигнал с блока управления подается на управляло ющий вход фазпрусмого делителя 9 и на схему переноса. Выход фазпруемого делителя соединен со вторым входом схемы переноса. Импульсы кадровой синхронизации снимаются с выхода делителя 9.

l5 Устройство работает следующим образом.

Группозои видеосигнал, содержащий в потоке информационных символов п-разрядные коды синхронизации, поступает на регистр сдвига 1, управляемый импульсами символьной

20 синхронизации. Сигнал с сумматора 4 имеет ступенчатую форму, максимальная амплитуда

clo соответствует моменту полного совпадения

ЭтаlOHa И СнсПХрОКОда. 3ТОТ ClIi"НаЛ В бЛОКЕ 5 сравнивается с сигналом с сумматора 8, ана25 логи ного сумматору 4. Сигнал на выходе олока управления появляется только в случае превышснпя сигналом с сумматора 4 сигнала с сумматора 8. Он записывает сигнал с блока сравнения в регистр памяти для последующеЗО го анализа.

476704

Составитель А. Максаков

Техред Л, Казачкова

Корректоры: Е. Давыдкина и Л. Корогод

Редактор Б. Федотов

Под исное

Тираж 740

Совета Министров СССР открытий наб., д. 4,15

Заказ 2683/17 Изд. Мз 904

ЦНИИПИ Государственного комитета по делам изобретений и

Москва, )К-35, Раугпская

Типография, пр. Сапунова, 2

Эта величина является новым значением величины порога для блока управления 5. Такое управление величиной порога способствует повышению надежности синхронизации при малых отношениях сигнал/шум на входе устройства. Сигнал с блока управления, кроме того, фазирует делитель 9, который защищает устройство от кратковременных пропаданий синхрокодов на входе.

Предмет изобретения

Устройство кадровой синхронизации, содержащее блок сравнения, один вход которого подключен к блоку эталонного синхрокода, а другой — к регистру сдвига, на один из входов которого подается видеосигнал, а на другой — импульс синхронизации, один выход блока сравнения подсоединен ко входу регистра памяти, другой через блок управления — к одному. входу фазируемого делителя и к одному входу схемы переноса, причем импульсы кадровой синхронизации подаются на второй вход фазируемого делителя, с выхода которого импульсы кадровой синхронизации подаются на второй вход схемы переноса, выход которой подключен ко входу регистра памяти, о т л ич а ю щ е е с я тем, что, с целью повышения надежности синхронизации, выходы блока сравнения поразрядно соединены со входами регистра памяти, а выходы регистра памяти и вторые выходы блока сравнения подключены ко входам блока управления через сумматоры.