Цифровой многоканальный обнаружитель

Цифровой многоканальный обнаружитель

Иллюстрации

Показать все

Реферат

 

О П И С И Е (11) 477372

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 16.04.74 (21) 2015712 26-9 с присоединением заявки № (23) Приоритет

Опубликовано 15.07.75. Бюллетень № 26

Дата опубликования описания 10.10.75 (51) М. Кл. G Ols 7/30

Государственный комитет

Совета Министров СССР по делам изобретений

H открытий (53) УДК 621.396,962.3 (088.8) (72) Автор изобретения

Н. Б. Скловский (71) Заявитель (54) ЦИФРОВОЙ МНОГОКАНАЛЬНЫЙ ОБНАРУЖИТЕЛЬ

Изобретение относится к радиотехнике.

Известен цифровой многоканальный обнаружитель, содержащий триггер Шмитта, цифровое оперативное запоминающее устройство, преобразователь числа, включенный между входом и выходом запоминающего устройства (ЗУ), решающую схему и генератор стробов, причем -му каналу обнаружителя соответствует с-й строб и i-я ЗУ. В таком обнаружителе происходит скачкообразное перемещение выходного сигнала при перемещении входного сигнала из канала в канал.

В целях обеспечения плавности перемещения выходного сигнала обнаружителя при перемещении входного сигнала из канала в канал в предлагаемом обнаружителе на выходе триггера Шмитта включены двухступенчатый триггер запоминания информации, соединенный с управляющим входом преобразователя числа, и двухвходовой коньюктор, другой вход которого подключен к выходу решающей ñõåмы, а адресный вход ЗУ соединен с формирователем адреса, синхронизируемым генератором стробов так, что внутри i-го строба последовательно формируются адрес i — 1 для записи числа в ЗУ и адрес i+«1 для считывания числа из ЗУ.

На чертеже изображена блок-схема предлагаемого многоканального обнаружителя.

К выходу триггера Шмитта 1 подключены двухступенчатый триггер запоминания информации 2, соединенный с управляющим входом преобразователя числа 3, включенного между

5 входом и выходом ЗУ 4, к адресному входу которого подключен формирователь адреса 5, синхронизируемый генератором стробов 6, и двухвходовой коньюктор 7. Другой вход коньюктора подключен к выходу преобразователя

10 числа через решающее устройство 8.

Обнаружитель работает следующим образом, Внутри -го строба, генерируемого генератором 6, формирователь 5 формирует последо15 вательно адрес — 1 для записи числа, относящегося к i — 1-му каналу обнаружителя и преобразованного в преобразователе 3, в i — 1-ю ячейку ЗУ 4, а затем адрес i+1 для считыва,ния числа из ЗУ на преобразователь 3. Пре20 образование числа осуществляется в i-м стробе до формирования адреса 1 — 1 нли одновременно с ним:по сигналу с выхода двухступенчатого триггера запоминания 2, хранящего в течение i-го строба информацию о срабаты25 ванин триггера Шмитта 1 в i — 1-м канале об наружителя. К началу i+1-го строба число из

i+1-й ячейки ЗУ с .преобразователя 3 подается на решающую схему 8, т. е. поступление информации с выхода этой схемы на коньюк477372

Предмет изобретения

Составитель Е. Погиблов

Техред М. Семенов

Редактор T. Юрчикова

Корректор А, Дзесова

Заказ 2490/17 Изд. М 1600 Тираж 619 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, /К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 тор 7 не прерывается, а на выходе коньюктора перемещение выходного сигнала совпадает с перемещением входного сигнала обнаружителя.

Цифровой многоканальный обнаружитель, включающий триггер Шмитта, цифровое операгивное запоминающее устройство, преобразователь числа, включенный между входом и вь.ходом запоминающего устройства, решающую схему и генератор стробов, причем г -му

Kcíàëó обнаружителя соответствует l.-й строб и -я ячейка запоминающего устройства, отличающийся тем, что, с целью обеспечения плавности перемещения выходного сиг. нала обнаружителя при перемещении входно. го сигнала из канала в канал, на выходе триг. гера Шмитта включены двухступенчатый три .

5 rep запоминания информации, соединенный с управляющим входом преобразователя числа, и двухвходовой коньюктор, другой вход кото рого подключен к выходу решающей схемы, а на адресном входе запоминающего устройства

10 включен формирователь адреса, синхронизируемый генератором стробов так, что внутри

i-го строба последовательно формируются адрес i 1 для записи числа в запоминающее устройство и адрес i+1 для считывания числа

15 из запоминающего устройства.