Делительное устройство

Делительное устройство

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистическиг

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свпд-ву (22) Заявлено 29.09.72 (21) 1832252/18- 24 (51) М. Кл. G 06g 7/16 с присоединением заявки М

Государственный комитет (23) Приоритет

Совета Министров СССР по делам изобретений (53) УДК 681,3(088.8) Опубликовано 15.07.75. Бюллетень Ме 26

Дата опубликования описания 02.10.75 и открытий (72) Авторы изобретения

Л. Я. Лапкин и Ю. Ф. Сергеев (71) Заявитель (54) ДЕЛИТЕЛЪНОЕ УСТРОЙСТВО

Изобретение относится к области вычислиТельной техники, в частности, к вероятностноимпульсным вычислительным устройствам.

Известное устройство аналогичного назначения содержит регистры делимого и делителя, генератор тактовых им пульсов, соединенный с первыми входами элементов «И» четырех групп элементов «И», вторые входы которых подключены соответственно к выходам младших разрядов регистра делителя, выходам регистра делимого, первым и вторым грулпам выходов датчика случайных чисел, две схемы сравнения, два Bxog,а каждой из которых под ключены соответственно к выходам элементов «И»,первой, третьей и второй, четвертой групп, логический блок умножения, первый вход которого соединен с выходом первой схемы сравнения, его второй вход соединен с выходом элемента «И» второй труппы, подключенного вторым входом к выходу старшего разряда регистра делимого, а выходы логического блока умножения соединены с регистром частного.

Недостатком устройства является сложность, обусловленная иопользованием операционного усилителя и необходимостью двойного преобразования информации, Цель изобретения — упрощение устройства.

Предлагаемое делительное устройство отличается от известного тем, что вместо вероятностно-импульсного операционного усилителя с логической схемой умножения в цепи обратной связи в нем используются два элемента «НЕ», элемент «ИЛИ» и элемент задержки

5 на один такт.

Для увеличения быстродействия аналогично известным устройствам старший разряд регистра делителя и. старший разряд регистра делимого не подключены к соответствующим

10 схемам сравнения. Выход схемы сравнения, соответствующей делителю, подключен ко входу первого элемента «НЕ». Старший разряд регистра делимого через соответствующий элемент «И» и выход схемы сравнения, соот15 ветствующей делимому, .под ключены ко входам логического блока умножения, к другому входу которопо подключен выход элемента

«ИЛИ». Выходы логического блока умножения подключены ко входам двух младших разрядов регистра частного (считая от младшего) .

Блок-схема предлагаемого устройства изображена на чертеже.

Оно состоит из регистра делителя 1, старший разряд 2 которого не подключается к другим блокам устройства, регистра делимого

3 со старшим разрядом 4, rpynn 5 — 9 элементов «И» на два входа, схем сравнения 10, 11, генератора 12 тактовых им пульсов, датчика 13 равномерно распределенных случайных чисел, 477425

Код символов

Вес символов

z=—

2х

z=

2х

У

2х

2х

50 ая а«

55 б0

0

1

0

0

0

0

0

0,5

0,5

0

0,5

0,5

0

0

1

0

0

0

0,5

0,5

В таблице чения: б5

3 элементов «НЕ» 14, 15, элемента «ИЛИ» 16, элемента задержки 17 на один такт, логического блока умножения 18 и регистра частного 19, второй разряд которого, считая от младшего, работает как одноразрядный сумматор, а остальные — как разряды двоичного счетчи.ка.

Предлагаемое делительное устройство работает по статическому принципу. Двоичный п-разрядный код делителя х, заданного на диапазоне (0,5; 1), записывается в регистр делителя 1. Двоичный п-разрядный код .делимого у, заданного на интервале (0,1), за писывается в регистр делимого 3, При подаче тактового им пульса с генератора 12 на группы элементов «И» 5 — 9 на первые входы схем сравнения 10 и 11 описываются (n — 1) -разрядные коды х и у, соответствующие младшим разрядам делителя х и делимого у, а на вторые входы схем сравнения 10 и 11 списываются случайные (и — 1)-разрядные числа r, и р; с разных выходов датчика 13 равномерно распределенных случайных чисел.

Если в результате сравнения (статистического испытания) окажется что х )r;(y )p;), то на выходе схемы сравнения 10 (11) появится «1», в противном случае= «О». Такие статистические испытания повторяются многократно с частотой, задаваемой генератором 12 тактовых импульсов. Количество этих испытаний, необходимое для представления делителя и делимого в вероятностно-им пульспой форме с требуемой точностью, определяет быстродействие делительного устройства.

В предлагаемом устройстве аналогично известным для повышения быстродействия реализовано трехсимвольное вероятностно-импульсное представление. Старший разряд кода делимого не участвует в статистических иопытаниях. Значение этого разряда указывает, в каком из двух диапазонов (О; 0,5) или (0,5; 1) лежит делимое. Совокупность детерминированной последовательности импульсов, поступающей с выхода элемента «И» 9, и псевдослучайной последовательности импульсов, посту пающей с выхода схемы сравнения 11, представляет собой вероятностно-импульсную трехсимвольную последовательность, Элементами этой последовательности являются символы с весами: О, 0,5 и 1. Если делимое лежит в диапазоне (О; 0,5), то элементами соответствующей последовательности являются два символа с весами О и 0,5. Если делимое лежит в диапазоне (0,5; 1), то элементами соответствующей последовательности являются символы с весами 0,5 и 1. Статистические испытания над п-разрядной величиной у в в полном интервале (0,1) заменяются испытаниями над (п — 1) -разрядной величиной у в половине интервала. При этом число элементарных дискретных уровней, соответствующих единице младшего разряда п-разрядно-о двоичного кода, уменьшается вдвое. Для того, чтобы абсолютное значение ошибки не пре5

I0

45 восходило веса младшего разряда двоичного

2,252 " кода, достаточно провести — статистиче4 ских испытаний, т. е, в четыре раза меньша, чем для бинарного вероятностно-импульсного ,представления делимого с такой же точностью.

Аналогичные рассуждения относятся и к вероятностно-импульсному представлению делителя, Так как делитель задан на интервале (0,5; 1), то значение старшего разряда кода делителя заранее известно — оно равно единице, Это позволяет не использовать выход старшего разряда 2 регистра делителя 1.

Таким образом, делитель х представляется псевдослучайной последовательностью «единиц» и «нулей» с весами 1 и 0,5 соответственно, поступающей с выхода схемы сравнения 10 на вход элемента «НЕ» 14.

Элементы «НЕ» 14, 15, «ИЛИ» 16 и задержки 17 составляют функциональный преобразователь, с выхода которого (выход элемента

«ИЛИ» 16) на вход логического блока 18 по1 ступает величина z —, представленная в

2х бинарном вероятностно-импульсном представлении (последовательностей «нулей» и «единиц» с весами О и 1 соответственно), где х— бинарное вероятностно-импульсное представление делителя. При этом с выхода элемента

«НЕ» 15 через элемент задержки 17 на второй вход элемента «ИЛИ» 16 будет посту пать величина (1 — z). Элемент задержки 17 позволяет добиться статистической независимости последовательностей импульсов, поступающих на входы элемента «ИЛИ» 16. Так как с регистра делителя 1 снимаются на схему сравнения 10 все разряды, кроме старшего 2, то с выхода элемента «НЕ» 14 на вход элемента «ИЛИ» 16 подается, величина 2 (1 — х).

Функционирование логического блока умножения 18 описывается таблицей соответствия входов и выходов — таблица 1(а). В таблице

1(б) приведены веса, соответствующие символам сомножителей и произведения. используются следующие обозна477425 вольном вероятностно-импульсном ленни. представВеличина, поступающая на вход регист2х ра частного 19, представляет собой половину частного. Если на выходе логического блока

18 появляется код 10, соответствующий символу с весом 0,5, то на вход первого (младшего) разряда регистра 19 посту пает «единица», Если на выходе логического блока 18 появляется код 01, соответствующий символу с весом 1, то на вход первого разряда поступает

«нуль», а на вход второго разряда — «единица». При расчете числа разрядов регистра частного 19 необходимо учитывать требуемое количество статистических испытаний и что при поступлении на входы регистра частного

19 последовательности кодов, представляющей величину, в нем должно накапливаться

2х

У число, соответствующее величине —, т. е. х полному частному. а1 — входной сигнал, .поступающий с выхода элемента «ИЛИ» 16; а.— входной сигнал, соответствующий значению старшего разряда кода делимого у; аз — входной сигнал, поступающий с выхода схемы сравнения 11; bi— выходной сигнал, поступающий на вход первого (младшего) разряда регистра частного

19; b — выходной сигнал, поступающий на вход второго разряда (одноразрядного сумматора) регистра частного 19.

Совокупность выходных сигналов b) и 6о в . произвольный момент времени представляет собой код символа величины в трехсимУ

2х

Таким образом, в регистре 19 накапливается число, которое тем ближе к частному—

У х чем больше проведено статистических испытаний.

Предмет изобретения

10 Делительное устройство, содержащее регистры делимого и делителя, генератор тактовых инпульсов, соединенный с первыми входами элементов «И» четырех групп элементов

«И», вторые входы которых подключены соот15 ветственно к выходам младших разрядов регистра делителя, выходам регистра делимого, первым и вторым группам выходов датчика случайных чисел, две схемы сравнения, два входа каждой из которых подключены соот20 ветственно к выходам элементов «И» первой, третьей и второй, четвертой групп, логический блок умножения, первый вход которого соединен с выходом первой схемы сравнения, его второй вход соединен с выходом элемента

25 «И» второй группы, подключенного вторым входом к выходу старшего разряда регистра делимого, а выходы логического блока умножения соединены с регистром частного, о тл ич а ю щ е е с я тем, что, с целью упрощения уст30 ройства, оно содержит последовательно соединенные первый элемент «НЕ», подключенный к первому входу элемента «ИЛИ», второй элемент «НЕ» и элемент задержки, причем вход первого элемента «НЕ» соединен с выхо35 дом второй схемы сравнения, выход элемента

«ИЛИ» соединен с третьим входом логического блока умножения, а выход элемента задержки подключен ко второму входу элемента «ИЛИ». 1

477425 . :ъ":

Составитель А. Киселев

Техред М. Семенов

Редактор Б. Нанкина

Корректор Е. Хмелева

Типография, пр. Сапунова, 2

Заказ 2349/1 Изд. № 1650 Тираж 679 Подписное

ЦНИИПИ Государственного, комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5