Быстродействующий логический элемент или-и-не

Быстродействующий логический элемент или-и-не

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социал истич вских

Респубпик (61) Дополнительное к авт, свнд-ву— (22) Заявлено 05.03.73 (21) 1R93731/26-9

9/10 с присоединением заявки №Государстаеиимй комитет

Соавта Ниииотроа СССР оо делам изобретений и открытий (23) Приоритет (43) Опубликовано 25.07.7Я3юллетень № 2 (45) Дата опубликования описания 20,06,75

21. (72) Автор изобретения

В. Е. Мельник

Таганрогский радиотехнический институт (71) Заявитель (54) БЫСТРОДЕЙСТВУЮШАЯ ЛОГИЧЕСКАЯ СХЕМА

ИЛИ-И-НЕ

Изобретение относится к автоматике и вычислительной технике.

Известно устройство, содержащее диод с накоплением заряда, один вывод которого соединен с выходом двухступенчатого диодного элемента ИЛИ-И .и с входным диодом туннельно-транзисторного триггера, а второй вывод через дополнительный диод подключен к источнику синхронизирук ших импульсов.

Однако известное устройство имеет недостаточнук, помехозащищенность, обусловленную полутактом сброса в "нуль", а также недостаточное быстродействие, обусловленное тем, что даже самые высокочастотные транзисторы (f< 1 ГГц) позволяют строить простые источники тока с частотой переключения не более 50100 МГц.

Таким образом, быстродействие логической схемы ограничивается быстродействием управляемого источника тока.

Белью изобретения является повышение быстродействия, надежности и расширение логических возможностей элемента.

Для этого в элемент введен бистабиль» ный триггер на туннельном диоде, общая точка "вход — выход" которого через резистор подключена к источнику управляк щего синусоидального напряжения и черо=. разделительный диод подсоединена к второму выводу диода с накоплением заряда, подключенному через токозадаюший резистор к шине источника питания.

Изобретение поясненс чертежами, На фиг. 1 приведена принципиальная электрическая схема элемента ИЛИ-И-HE

ЯЯ() (Положительный входной, отрицат::чь15 ньтй выходной сигналы); на фиг.2-бахом» элемента ИЛИ-И-НЕ, gJPQ (отрицательный входной, положительный выходной сигналы); на фиг. 3, 4 — схемы ди.дных элементов, которые подключаю.с.. на

20 вход 4 0080BIILIx элементов ИЛ1!-! i-i . для расширения их логических возможностей; на фиг. 5 — схема формирователя импульсов установки и сброса на диодах с накоплением заряда (Д1-(3); на фиг. 6— йб временная диаграмма формирователя; на

478441 фиг. 7 — временная диаграмма работы элемента ИЛИ-И-НЕ PI N0

Один формирователь импульсов обеспечивает работу двух элементов — одного элемента PIED и одного NIPP . — и позволяет осуществлять синхронизацию работы схем одним источником синусоидального напряжения.

Элемент ИЛИ-И-HE Р11ЧО содержит (см. фиг. 1) входы 1, 2, 3, 4, 5, элемента PINQ входные диоды 6, резис7 тор 7 и источник напряжения E . Компо1 ненты 1 — 7 вместе с источником напряжения Е образуют элемент сборки единичных сигналов. При подключении на вход

4 двухступенчатого диодного элемента

ИЛИ-И 8, (см. фиг. 3), диод 9 элемента PINO и диод 10 элемента 8 составляют элемент совпадения для единичных (положительных) сигналов.

Диод с накоплением заряда 11, резистор 12 (см. фиг. 1 и 2), обеспечивающий совместно с источником напряжения +Е

2 ток прямого смешения на ДНЗ 11, и диод

13, через который подаются отрицательные импульсы установки, образуют диодный усилитель тока.

Резисторы 14, 15, туннельный диод (TI1) 16 и транзистор- 17 составляют бистабильный триггер логическогс элемента. Диод 18 является входным диодом туннельно-транзисторного триггера, а резистор 19 и транзистор 20 обеспечивают сброс этого триггера в "нуль .

Выход 21 туннельно-транзисторного триггера является выходом логического элемента.

Бистабильный триггер на ТД 22, резисторах 23, 24 и диоде 25 предназначен для предотвращения накопления заряда в базе ДНЗ 11 в полутакте сброса в "нуль" управляющего (предыдущего) элемента.

Элемент ИЛИ-И-НЕ PIl4Q работает следующим образом.

Входные сигналы элементов NIPO (см. фиг. 2) поступают на входы 1 — 3 элемента P!N0 (см. фиг. 1) и принимают два уровня. нулевой минус 0 3 В и единичный плюс 0,6 B. Сигналы с выхода 21 элемента PINO поступают на входы 1 — 3 элемента NIPO и принимают два уровня: нулевой плюс 0,3 В и единичный минус

0,6 В.

На фиг. 7, Q показано синхронизирук шее синусоидальное напряжение, поступаю4 шее на вход 5 элемента PIN О и вход формирователя 26 на ДНЗ (м. фиг. 5).

На фиг. 7, б, в, показаны сформированные из этого напряжения импульсы установки

5 и сброса. На фиг. 7, r показаны клапанирующие импульсы, сформированные на ТД

22. На фиг. 7 д, е, ж приведены диаграммы входного сигнала, тока ДНЗ 11 и выходного сигнала соответственно.

Особенность работы триггера на TQ

22, обеспечивающего предотвращение накопления заряда помехи в базе ДНЗ 11 путем клапанировки тока прямого cMeme ния ДНЗ 11, заключается в следующем.

15 Управление переключением этого триггера осуществляется через резистор 23 синусоидальным напряжением синхронизации, поступающим иа вход 5. Положительная полуволна переключает триггер на TQ

20 22 в высоковольтное состояние, а отрицательная полуволна — в низковольтное.

Дюп тельность сформированных на ТД 22 импульсов (см. фиг. 7, г) равна половине такта и практически совпадает по времени с приходом. входного сигнала.

Таким образом, ток прямого смешения, задаваемый резистором 12„может протекать через ДНЗ 11 только в полутакте поступления входных сигналов. При этом

30 единичные входные сигналы не разрешают протекание тока через ДНЗ 11, а нулевые — разрешают.

В начале каждого такта на базу тран35 зистора 20 поступает положительный импульс сброса. Эмиттерный ток этого транзистора через резистор 19 .устанавливает

ТД 16 в низковольтное (нулевое) состояние.

Из фиг. 7 а, г. видно, что с приходом положительной полуволны синхронизирук щей синусоиды (по достижении примерно

3/4 амплитуды) триггер на ТД 22 переключается в высоковольтное состояние

3 что приводит к повышению положительного напряжения в точке 27. Это является необходимым, но недостаточным условием отпирания ДНЗ 11 и переключения в него тока, определяемого токовым истоком

50 +Е2 — Резистор 12 Для отпирания ДНЗ

11, а следовательно и диода 9, необходимо, чтобы разность потенциалов в точ« ках 27 и 28 превышала суммарный порог отпирания диодов 9 и 11.

А это возможно при достаточно большом отрицательном потенциале в точке

28 (не менее — 0,6 В) при высоковольтном состоянии ТД 22.

478441

Если в первом полутакте хотя бы на одном из входов 1 — 3 (см. фиг. 1) присутствует единичный (положнтельный) уровень (см. фиг. 7, д,1-й такт), то соответствующий входной диод 6 .будет открыт и через него будет протекать ток, задаваемый токовым стоком минус Е

1 резистор 7. В точке 28 будет действовать положительное напряжение, которое будет держать в закрытом состоянии диоды 9 и

ДНЗ 11.

Ток, задаваемый резистором 12, протекает через диод 25 и находящийся в высоковольтном состоянии TI1 22. Пэ этому в базе ДНЗ 11 заряд неравновесных носителей не накапливается. Поступающий на ДНЗ 11 в начале второго полутакта через диод 13 отрицательный импульс установки вызывает протекание через ДНЗ

11 небольшого тока помехи, обусловленного зарядом емкости перехода (см. фиг.

7, e). Этот ток недостаточен для переключения ТД 16, в результате чего туннельно-транзисторный триггер остается в нулевом состоянии (см. фиг. 7, ж).

Одновременно с поступлением импульса установки происходит сброс в "нуль» предыдущего элемента. Отрицательная полуволна синхронизируюшего синосоидального напряжения переключает ТД 22 в низковольтное состояние (см. фиг. 7, r).

B последней четверти такта отрицательный импульс установки отсутствует, а входные диоды 6 закрыты. Ток, задаваемый резистором 7, протекает через дис ды 9, 18, 16. Ток, определяемый резистором 12, протекает через диод 25 и

ТД 2. » находящийся в низковольтном состоянии. Напряжение между точками 27 и 29 оказывается меньше порога отпирания ДНЗ 11. Это, собственно говоря и

Р предотвращает накопление заряда помехи во втором полутакте, характерное для инвертируюших устройств, в которых отсутствует клапанировка тока прямого смешения ДНЗ.

Если на входы 1 — 3 (см. фиг. 1) поступают нулевые сигналы (см. фиг. 7, д, 2-й и 3-й такты), тэ диоды 6 будут закрыты, и ток,задаваемый резистором

7, протекает через диод 9. Триггер на

ГД 22 в первом полутакте находится в высоковольтном сэстоянии, поэтому напряжение Q оказывается боль27"-29 ше порога этпйрапия ДНЗ 11, чтэ приводит к переключению тэка, задаваемого резистором 12, в ДНЗ 11. Протекание этого тока в течение первого полутакта обеспечивает накопление в базе ДНЗ 1 1 достаточно большого заряда неравновесных носителей.

Поступающий через диод, 13 в начале второго полутакта отрицательный импульс установки вызывает протекание через ДНЗ

11 короткого импульса большого обрати готока (см. фиг. 7,,à). .Через диод 18 щ этот импульс переключает ТД 16 в высо ковольтное состояние, в результате чего на выходе туннельно-транзисторного трит гера появляется единичный сигнал, который существует в течение второго полу1р такта до прихода очередного импульса сброса (см. фиг. 7, ж).

Состояние диодной логики, ДНЗ 11 и

ТД 22 и последней четверти 2-гэ такта совпадает с состоянием этой части схемы

2р в последней четверти первого такта (описанного выше).

Отсутствие единичного входного сигнала в первой половине 3-го такта аналогичным образом приведет к появлению

25 единичного сигнала на выходе элемента во второй половине 3-го такта.

В предложенном логическом элементе ток накопления ДНЗ 11 практически постоянен, он определяется токовым ист- Зр ком плюс Š— резистор 12 и не зависит от тока, протекающего через диод 9, Основное требование, предъявляемое к соотношению этих токов, заключается в том, чтобы ток стока минус Š— резистор 7

1 был бы больше или по крайней мере равен току накопления ДНЗ 11. Излишний ток стока минус Š— резистор 7 протекает

1 через диод 18 на ТД 16. Как пока ы4р вает эксперимент, это обстоятельство позволяет подключить на вход 4 не менее

3 — 4 диодных расширителей.

Таким образом, предложенный элемент выполняет логическую операцию ИЛИ-И-НЕ.

Предмет изобретения

Быстродействующая логическая схема

ИЛИ- -HE, содержащая диод с накоплением заряда, один вывод которого соединен с выходом двухступенчатого диоднэго элемента ИЛИ-И и с входным диодс.э туннельно-транзисторного триггера, а второй вывод через дополнительный диод подключен к источнику синхронизируюших импульсов, отличающаяся тем, что, с целью повышения быстродействия, надежности и расширения лэгичес478441 ких возможностей, в элемент ИЛИ-И-НЕ введен бистабильный триггер на туннельном диоде, обшая точка "вход - выход" которого через резистор подключена к источнику управляюшего синусоидального напряжения и через разделительный диод подсоединена к второму выводу диода с накоплением заряда, подключенному через токозадаюший резистор к шине источника питания.