Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОЬРИтИНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (11) 48ОИО

Сана Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 23.02.72 (21) 1751052/18-24 (51) М. Кл. б 11с11/00 с присоединением заявки №вЂ”

Гасударственный комитет

Совета РАинистрав СССР па делам изобретений и открытий (23) Приоритет—

Опубликовано 05.08.75. Бюллетень № 29

Дата опубликования списания 13.11.75 (53) УДК 628.327.6 (088.8) (72) Автор изобретения

М, А. Раков (71) Заявитель

Физико-механический институт

АН Украинской ССР (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области дискретной техники и автоматики и может быть использовано прт1:построении устройств, пред,назначенных для за поминания аналогоBbrx сигналов (уровней постоянного напряжения).

Известно аналоговое ЗУ, содержащее,последовательно соеди нен ные блок ключевых элементов и накопитель, выполненный н ,конденсаторах, блок многозначной кор рекции, состоящий из задающего генератора,,делителя частоты, генератора |пилообразного напряжения, фазового модулятора и фазового детектора, коммутатор. Выходы коммутатора соединены с соответсввующими конденсаторами накопителя.

Одна ко такое ЗУ недостаточно надежно.

Целью изобретения является пс вышение надежности работы устройства.

Эта цель достигается тем, что в устройтво введены триггерный делитель частоты, формирователь и выходнля следящая схема.

Вход триггер ного делителя частоты соединен с,выходом делителя частоты блока многозначной коррекции, а выход через формирователь соединен с управляющим .входом вы- 25 ходной следящей схемы, сигнальный вход которой соединен с выходом блска многозначной коррекции.

На чертеже представлена схема устройства, Оно содержит блок кгпочевых элемен- ЗС тсв 1; .накопитель 2; коммутатор 8; блок многозначной коррекции 4, содержащий фазовый модулятор 5, фазовый, детектор 6, генератор пилообразного на пряжения 7, делитель частоты 8 и задающий генератор 9; триггерный делитель частоты 10; формирователь 11 и следящую схему 12.

ЗУ работает следующим образом.

Запоминаемые сигналы (уровни постоянного напряжения) Уь У„поступают íà и идентичных следящих схем с ключевыми элементами 1, к управляющим .входам которых подключена шина записи. При поступлении сигнала за писи на накопителе 2 запоминаются мгновенные значения .входных напряжен ш. Затем сигнал записи прекращается, и за пом ненная информация начинает цир,кулировать по блоку многозначной .коррекции 4. Совместно с звеньями питания 7 и 9 и наконителем 2 этот блок образует многоустойчивые элементы с чисткам состояний, определяемым коэффициентам деления делителя частоты 8. Число состояний, в свою очередь, определяет точность, с которой поддерживается неизменным;дискретный уровень запомненного напряжения на,данном конденсаторе.

Подключение блока многозначной коррекции к раз.тичным запоминающим конденсаторам накопителя 2 о"уществляется по приходе на

;::, мутатор 8 управляющих им пульсов от де

П р е д м е т и з о,б .р е т е н и я

Составитель А. Воронин

Техред T. Миронова

Корректор И. Симкина.

Редактор Л. Утехина

Заказ 1083/1537 Изд. № 927 Тираж 648 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент» лителя 10, запуск которого производ«ится им..ульсами делителя 8. На .выходе фазового модулятора 5, таким образом, последовательно поягзляются уровни постояв ного напряжения первого, второго запоминающих,конденсаторов и т. д.

Триггерный делитель 10 частоты в и раз совместно с формирователем 11 обеопечивают поступление на угравляющий вход следящей схемы 12 импульсов, совпадающих по длительности и частоте следования с выходными напряжениям и делителя 10. С одним из этих напряжений (i-ым) импульсы совладают также;по фазе. При этом поскольку второй (сигнальный) вход следяшей схемы подклю«ен,ко входу фазового модулятора 5, блок ключевых элементов 1 имеет на выходе на,пряжение i-го запоминающего конденсатора.

Подавая:на второй вход делителя 10 импульсы опроса U можно обеспечить последовательное:поя!влени е на выходе всех запомненных напряжений.

Решение задачи последовательного о проса известными методами 1потребовало бы применения в схеме дополнительного многофазного распределителя,;который существенно сложнее обычного делителя, и коммутатора. Таким образом, предложен|ная схема обеспечивает заметное снижение аппаратурных затрат. Устройство нозволяет осущест:влять запись и опрос с любым другим алгоритмом работы.

Запоминающее устройство, содержащее

10 последовательно соединенные блок ключевых элементов, накопитель, вьиполнен ный на конденсаторах, блок многозначной .коррекции, состоящий из задающего генератора, делителя частоты, генератора пилообразного напря15 жения, фазового модулятора и фазового детектора, коммутатор,,причем выходы коммутатора соеди не ны с соответствующими конденсаторами накопителя, отличающееся тем, что, с целью повышения надежности работы

20 устройства, в него:введены триггерный делитель частоты, формирователь и выходная следящая схема; причем .вход три ггерного

:делителя частоты соединен с выходом делителя частоты блошка многозначной коррекции, 25 а вьгход через формирователь соединен с управляющим входом выходной следящей схе,мы, сигналыный .вход которой соединен с выходом блока многозначной коррекции.