Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

OIlHCAH

ИЗОЬЕЕтЕНИЯ

48I067

Йоюа Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 19.07.73 (21) 1946968/18-24

М. Кл. б 1Ic 11/00 с присоединением заявки Ме

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 15.08.75. Бюллетень М 30

Дата опубликования описания 20.10.75

"ДК 681.327.66 (088,8) (72) Авторы изобретения (71) Заявитель

К. Г. Самофалов, Я. В. Мартынюк и А. Д. Харламов

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (54) ЗАПОМИНАЮЩЕЕ УСТРОИСТВО

Изобретение относится к области запоминающих устройств.

Известно запоминающее устройство, содержащее матрицу широкополосных пьезотрансформаторов, разрядные шины которой соединены с входами усилителей считывания, экранирующие шины подключены к выходам разрядных ключей, через которые они соединены с общей точкой и с источником напряжения поляризации, а числовые шины подключены к выходам адресных ключей, через которые они соединены с общей шиной и с управляющей шиной, которая через ключ соединена с источником напряжения поляризации, и формирователь токов считывания. Кроме того, числовые шины через резисторы подсоединены к выходу ключа, вход которого соединен с источником напряжения, составляющего часть напряжения, с которым через ключ соединена и управляющая шина.

Недостатком известного устройства является то, что при больших объемах,к разрядным ключам предъявляются сравнительно высокие требования по величине их динамических сопротивлений в открытом состоянии, так как они обусловливают основную составляющую в сигнале помехи при считывании информации, что, в свою очередь, ограничивает возможный объем памяти устройства. К недостатку известного устройства следует отнести и то, что с увеличетшем объема памяти повышается и энергопотребление за счет потерь энергии в цепях управления формпрчощих элементов, особенно в адрес.ioi часги устройства (все ключи, которые соединяют числовые шины с общей точкой в режиме считывания, находятся

В Открытом состоянии и, кроме ТОГО, все 1 лючп, которые соединяют числовые шины с управляющсй шиной в режиме стирания пли записи информации, также находятся з открытом состоянии, причем при коммутации высоких напряжении) .

Целью настоящего изооретения является увеличение информационной емкости и поме15 хозащищенности устройства.

Поставленная цель достигается тем, что управляющая шина подключена и одному выходу формирователя токов считывания, общая шина подключена ко второму выходу этого

20 формирователя, а экранирующие шины матрицы через элементы связи, например конденсаторы, подключены к выходу введенного в устройство дополнительного формирователя противофазных токов считывания.

25 На чертеже представлена структурная схема устройства.

Устройство содержит блок 1 управления по адресу, матрицу 2 запоминающих пьезотрансформаторов, блок 3 управления по разрядч и

30 блок 4 усилителей считывания.

48106!

65

Блок 1 управления по адресу содержит сосгавпые адресные клю гн 5, управляющие входы которых подкл10чспы к вы»0, 1ам дсшпфратора адреса (дешифратор па 1сртеже Iie показан). Каждый из адресных ключей состоит из ключа 6, через который числовые шины 7 блока 2 подсоединены к общей шипе 8, а из ключа 9, через который числовые шины 7 подключены к управляющей шине 10. Шипа 10 через ключ 11 соединена с источ иком напряжения поляризации — У (клемма 12). Шина

8 соединена с одним выходом фор»»poi3aTe;151

13 токов считывания, со вторым выходом которого соединена шина 10, Клемма 14 является управляющим входом ключа 11. Кроме того, числовые шипы 7 через резисторы 15 подключены к выходу ключа 16, вход 17 которого соединен с источником напряжения, составляющего часть напряжения поляризации, в дапUð ном случае — 2 . Клемма 18 — управляющий вход ключа 16. С этим источником через ключ

l9 соединена и шина 10. В ключе 19 клемма

20 является управляющим входом. Ключи 9 имеют дополнительные управ IslloILlHe входы.

Опи подключены к шпнс 21 запрета включения.

В матрице 2 вход электроды 22 широкополосных пьезотрансформаторов 23, явля:ощихся запомипа1ощпми элсментямп, соединены с числовыми шинами, экранирующие электроды 24 пьсзотрансформаторов объединены по разрядам в экранирующпе шины 25, Выходные электроды 26 пьезотрансформаторов ooüединены в разрядные шины 27, которые соединены с входами усилителей счить|ва 28 в блоке 4. Пьезокерами1еские пластины 29 генераторной секции пьезотрапсформаторов имеют жесткую поляризацгпо. Пластины 30 секции возбуждения могут иметь разли шую поляризацию, причем направление се определено записанной информацией. Экранирующие шины

25 подкл1очепы к выходам составных разрядных ключей 31, каждый из которых состоит из двух ключей: ключа 32, через который экранирующие шины соединены с общей точкой устройства, и ключа 33, через который экранирующие шины соединены с шиной 34 напряжений. Управляющие входы разрядных ключей соединены с выходами регистра числа

,регистр па чертеже не показан). Шипя 34 через ключ 35 соединена с источником напряжения поляризации. Клемма 36 является управляющим входом ключа 35. Экранирующие шины 25 через конденсаторы 37 подключены и выходу формирователя 38 противофазных токов считывания.

Устройство работает слсдуюп1им обрывом.

Запись пнфор "x! I llli в .5 cTpoIIc i 30 110 ..япн»:iy адресу Iipoilavo;II:ся с предварительной подготовкой .-лсi:с1пог,. пр,i этом ры:1ес зяп::— с явная ипф013м ация c I llpapTc51, ч го 11по»зводптся следующим образом. Все .3ызряды регистра числа устанавливаются в «0» и 1отс:I циалы на выходцы. шипах регистра 1гкрьшы5

:О !

Io3 к;iio si 32 II aai<рыва10Т кл1очи 33. Отрицатсл1п!ым папр515ке11пe.51 толь1 0 пя ogIIO I Выходе дешифрытора соответствующего адреса выбра15шый к.поч 9 открьгг. Все остальные нсвыбран ые ключи 9 и 6 закрыты, пр11чем закрыт ключ 6 и выбранного адреса потенциалом на общей шине 8. По сигналу стирания

»а управляющем входе 14 ключа 11 напряжение — Ь р через открьпый кгпоч 9 приклыдь1вается к выбранной шсловой шине 7. И в результате к электродам 22 и 24 пьезотрансформаторов только выбранного адреса прикладывается напряжение — U„. Под действ ie» этого напряжения пластины 30 поляризуются в направления:, соответствующих записи «О», т. е.

cTIipacTc5I ранее записанная информация и данный адрес.подготавливается к записи нового числа.

Записываемое число принимается в регистр.

При этом под действием потенциалов на выодпых шинах регистры экранирующпе шины

25, соответствующие тем разрядам регистра пгсла, которые находятся в «1», подключаются

1срез кл1очи 33 к ш.шс 34, а экранирующие шины 25, соответствующие тем разрядам реI.ècTpà, которые находятся в состоянии «О», подкгпочаются через кл1очи 32 к общей точке.

Потенциалом на шине 21 запрета включения закрьпы все адреспыс ключи 9. Прп этом общая пиша 8 через формирователь 13 подключена и общей точке и отр IiiaTeльным папр51же.1ием на соответству1ощем выходе дешифратора открыт только один ключ 6 выбранного адреса и соответствую1цая числовая шина 7 подключена к общей точке. Остальные числовые шины отключены от общей точки и от шины

10. По сигналу записи на управляющие входы

18, 20 и 36 кл1очей 16, 19 и 35 поступают сигналы и этп к.поч:i открываются. Прп этом к электродам элементов выбранного числа, в которые записываются «1», прикладывается напряжен IP +UT„а электроды элементоз, в коTophIe зап1сываются «О», закорочепы. К электродам элементов невыбранных адресов npuUp кладывастся разшща напряжений, равная + —:

U() пли — —,„—. Под действием цапРЯжени51 — Ьр выбранные элементы устаназливаются в состояние, соответствующее «1», а состояние выбранных элементов остается прежним, T. е, Опп находятся в состоянии, которое было задано при стирании информации.

Таким образом, после операции стирания и записи информации пластины 30 выбранных элементов поляризуются в направлениях в оотвстствии с кодом записываемого числа.

Г11111ряжсппе, кОторос Ilp этохl п(3пкладыва

c! С51 л элскl po. IH. I 11ев. !Î,.аппых элсментов, являсгся пс,1ос1аточ ым для изменения поляризац»1 плысгпп 30 I рызр Iliclièÿ плп заппc-"I лож гэи;шформацп1. в I.åaûoðaIIIIûê à ересях е происходит.

В peжli31с с iиты13111!II51 1111фопмациil поте11 и:.яля I I с выходов рсгпcTpя числа открыты

481067 ключи 32 и все шины 25 подключены к общей точке. С соответствующего выхода дешифратора поступает отрицательный потенциал на основной управляющий вход выбранного адресного ключа 5. При этом открывается только ключ 9, ключ 6 закрыт потенциалом на шине

8. По сигналу чтения на входе 39 формирователей с выхода формирователя 13 в шину 10 поступает импульс тока заряда, который через открытый ключ 9 прикладывается к входам выбранных запоминающих элементов, заряжая их до напряжения считывания (U«).

Одновременно с этим с выхода формирователя 38 поступает импульс тока, равный по величине, но противоположной полярности току формирователя 13. После этого со второго выхода формирователя 13 поступает импульс тока разряда (по полярности противоположный току заряда), который через открывающийся ключ 6 выбранного адреса прикладывается к входам выбранных элементов, разряжая их от напряжения У, считывания до исходного состояния. Одновременно с током разряда с выхода формирователя 38 поступает импульс тока, равный по величине, но противоположный по полярности току формирователя 13.

При этом к входам элементов выбранного числа прикладываются импульсы напряжения возбуждения, в результате чего на разрядных шинах 27 появляются импульсы напря кения, полярность которых определяется направлением поляризации пластин 30, т. е. записанной информацией. Эти импульсы по разрядным шинам поступают на входы усилителей считывания 28.

В описанном устройстве для тока заряда и тока разряда образованы допол1гительная цепь, состоящая пз конденсаторов 37 и формирователя 38, которая исключает протекание этих токов через ключи 32. Этим обеспечивается постоянное значение потенциала шнн 25 и исключается составляющая сигнала помехи, обусловленная падением напряжения на динам1гческпх сопротивлениях ключси 32, так как прн считывании через них пе протекают токи заряда и разряда входных емкостей запоминающих элементов.

Предмет изобретения

Запоминающее устройство, содержащее матрицу широкополосных пьезотрансформаторов, разрядные шины которой подключены к усилителям считывания, экрапирующие ши2О ны — к выходам разрядных ключей, числовые шины — к выходахl адресных ключей, соединенных с общей шиной и с управляющей шиной, подсоединенной к ключу, связанному с источником напряжения поляризации, форми25 рователь токов считывания, о т л и ч а ю щ е ес я тем, что, с целью повышения помехозащнщенностп и увеличения информационной емкости устройства, оно содержит дополнительный формирователь противофазных токов счиЗО тывания, выход которого через соответствующие элементы сВязи лодкл1очен к экранирующим шпнам, общая шина подключена к одпому пз выходов формирователя токов считывания, другой выход которого соединен с управ35 ляющей шиной.

481067

Отп рггастпра Числа — . ——

Ц

Ь

В

Составитель В. Рудаков

Техред Т. Миронова

Редактор Б. Нанкина

Корректоры: Л. Корогод и Е. Давыдкина

Заказ 2524/16 Изд. № 1711 Тираж 648 Подписное

ЦНИИПИ Г осударственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2