Накапливающий сумматор

Накапливающий сумматор

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕ Н ИЯ

К *ВУОРСКОМУ СВИДЕУЕЛЬС7ВУ

Союз Советских

Социалистических

Республик

"" 482739 (61) Дополнительное к авт. свид-ву— (22) Заявлено 11.06.73 (21) 1929163/18-24 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 30.08.75. Бюллетень № 32

Дата опубликования описания 21.07.76 (51) М. Кл. G 06f 7/385

Гасударственный камитет

Савета Министрав СССР па делам иэааретений и аткрытий (53) УДК 681.325.54 (088.8) (72) Автор изобретения

Ф. А. Черкашин

Днепропетровский научно-исследовательский и опытноконструкторский институт автоматизации черной металлургии (71) Заявитель (54) НАКАПЛИВАЮЩИЙ СУММАТОР

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах параллельного типа.

Известен накапливающий сумматор, состоящий из i групп и содержащий в каждой i-й группе (где т — целое, положительное число, t) 2) счетные триггеры, установочные входы которых соединены с выходом схемы формирования переноса по модулю в данной группе, а счетные входы, кроме счетного входа триггера младшего разряда, — соответственно с выходами схем «ИЛИ». Первые входы схем

«ИЛИ» связаны соответственно с первым и вторым входами сумматора данной группы, а вторые входы — с выходами схем формирования последовательного переноса из предыдущего разряда в данной группе, входы которых подключены соответственно к единичным выходам счетных триггеров и к входам схемы формирования переноса по модулю в данной группе.

Цель изобретения — повышение быстродействия сумматора при сложении двоичных чисел.

Это достигается тем, что в каждую группу сумматора введена схема «И». Первый вход схемы «И» связан с выходом схемы формирования последовательного переноса в старшем разряде (i — 1)-й группы и с первым входом дополнительной схемы «ИЛИ», второй вход—

2 с выходом схемы формирования последовательного переноса в старшем разряде данной группы и с вторым входом дополнительной схемы «ИЛИ», а выход — с дополнительным входом запрета счетного триггера младшего разряда и через элемент задержки с дополнительным входом схемы «ИЛИ». Первый вход последней соединен с вторым входом сумматора в данной группе. Выход дополнительной

1о схемы «ИЛИ» подключен к входу счетного триггера младшего разряда. Третий вход схемы «И» подсоединен к третьему входу сумматора в данной группе, а четвертный вход — к выходу схемы формирования переноса по мо15 дулю в (i — 1)-й группе.

На чертеже показана схема i-й группы на три разряда и-разрядного накапливающего сумматора (где i) 2).

2в Сумматор содержит схемы «ИЛИ» 1 и дополнительную схему «ИЛИ» 2, через которые информация с входов 3 устройства поступает на счетные входы триггеров 4; схемы формирования последовательного переноса на фор25 мирователях 5 и элементах 6 задержки; схему

«И» 7, обьединяюьцую входы схем формирования последоватетьньх переносов старших разрядов i-и н (i — 1)-й групп; схему 8 формирования переноса по модулю в данной группе на зО схеме «И вЂ” ИЕ» 9, формирователе 10 и элемен482739

l0

/ — 1

-1-1;О g g 2, h-=О те 11 задержки; элемент 12 задержки сигнала со схемы «И».

Сумматор работает следующим образом.

Двоичные числа через входы 3 сумматора и схемы «ИЛИ» 1 и 2 подаются последовательно на счетные входы триггеров 4. Сигналы переноса из младших разрядов в старшие формируются в схемах, содержащих формирователи 5 и элементы 6 задержки. Сигнал переноса из старшего разряда !-й группы поступает на первый вход дополнительной схемы

«ИЛИ» 2 первого младшего разряда и на первый вход схемы «И» 7, па второй вход которой подается сигнал переноса из старшего разряда (i — 1)-й группы.

Таким образом, если в старших разрядах (i — 1)-й и i-й групп сигналы переносов возникают последовательно, то они подаются в первый младший разряд !-й группы. Если эти сигналы образуются одновременно, то с выхода схемы «И» 7 сигнал запрещает переброс триггера 4 первого младшего разряда и через элемент 12 задержки проходит на счетный вход второго разряда.

Максимальная цепочка переносов получается тогда, когда каждая 1-я группа содержит двоичные комбинации 110.110, ... В этом случае максимальная цепочка переноса равна

2(/ n — 1).

Если во всех разрядах !-й группы сигналы сумм появляются одновременно, то с выхода схемы 8, содержащей схему «И — IE» 9, формирователь 10 и элемент 11 задержки, сигнал, сформированный по модулю данной группы, подается в (i+-1) -ю группу.

Аналогичным образом строятся сумматоры па другое количество разрядов в группах в зависимости от максимального значения представляемых чисел. При этом действительное целое число записывается следующим образом;

А=/г/ —, а 2/ !1 "+... +

/г

h=(/ — 1) й

1/ +1)h — 1 2h — 1

+ г g а/,2 — /"+...+/г а 2" — "+

h=jh /г =/! где а/, =0 или 1;

j=0,I,..., i — 1;

i ) 2 — количество групп;

h=2, 3, 4, ... — количество двоичных разрядов в группе;

/г = 2 и — 1.

4

Для и-разрядных целых чисел с h-разрядными группами !

А чак

Оптимальное значение h определяется из условия h= Pn.

Для двоичного кодирования целое десятичное число А делится на коэффициент А, образуя с г.>

Предмет изобретения

Накапливающий сумматор, состоящий из

1 групп и содержащий в каждой 1-й группе (где 1 — целое, положительное число, ) 2) счетные триггеры, установочные входы которых соединены с выходом схемы формирования переноса по модулю в данной группе, а счетные входы, кроме счетного входа триггера младшего разряда,— соответственно с выходами схем «ИЛИ», первые входы которых соединены соответственно с первым и вторым входами сумматора данной группы, а вторые входы — с выходами схем формирования последовательного переноса из предыдущего разряда в данной группе, входы которых подключены соответственно к единичным выходам счетных триггеров и к входам схемы формирования переноса по модулю в данной группе, отли/а/оигейся тем, что, с целью увеличения быстродействия, в каждую группу сумматора введена схема «И», первый вход которой связан с выходом схемы формирования последовательного переноса в старшем разряде (i — 1)-й группы и с первым входом дополнительной схемы «ИЛИ», второй вход — с выходом схемы формирования последовательного переноса в старшем разряде данной группы и с вторым входом дополнительной схемы «ИЛИ», а выход — с дополнительным входом запрета счетного триггера младшего разряда и через элемент задержки с дополнительным входом схемы «ИЛИ», первый вход которой связан с вторым входом сумматора в данной группе„ причем выход дополнительной схемы «ИЛИ» соединен с входом счетного триггера младшего разряда, третий вход — с третьим входом сумматора в данной группе, а четвертый вход — с выходом схемы формирования переноса по модулю в (i — 1)-й группе, 482739

Составитель Н. Милославская

Текред 3. Тараненко 1(орректор Е. Хл1елева

Редактор И. Грузова

МОТ, Загорский филиал

Заказ )613 1Лзд. ¹ 1743 Тираж 679 Подписное

Ц1-1ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35. Раушская наб., д. 4/5