Устройство для умножения двух -разрядных чисел

Устройство для умножения двух -разрядных чисел

Иллюстрации

Показать все

Реферат

 

!

<и1 482740

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистическит

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 30.07.73 (21) 1955094/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 30.08.75. Бюллетень № 32

Дата опубликования описания 09.12.75 (51) М. Кл. G 061 7/52

Государственный К0ММТВТ

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.325.57 (088.8) (72) Авторы изобретения

А. В. Степанов, В. А. Ватин и В. А. Данишевский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДВУХ и-РАЗРЯДНЫХ

ЧИСЕЛ

Изобретение относится к области вычислительной техники и предназначено для умножения двоичных чисел.

Известно устройство для умножения двух п-разрядных чисел, содержащее матрицу вентилей, регистры множимого и множителя, р аспределитель импульсов.

Однако у такого устройства малое быстродействие, так как время умножения пропорционально разрядности перемножаемых чисел п.

Цель изобретения — повышение быстродействия устройства путем изменения «длины» регистра множителя, выполняющего функции р аспределителя, пропорционально количеству нулей во множителе, что позволяет уменьшить число тактов опроса разрядов множителя и, следовательно, повысить быстродействие у.стройства.

Это достигается за счет того, что единичный выход каждого j-ro разряда регистра множителя соединен через первый поразрядный элемент «И» j-го разряда с входами вентилей /-ro столбца матрицы и с нулевым входом того же разряда регистра множителя, нулевой выход /-го разряда регистра множителя связан через второй поразрядный элемент «И» j-ro разряда с входами обоих поразрядных элементов «И» (j+I)-го разряда, входы первых поразрядных элементов «И» всех разрядов — с шиной тактовых импульсов.

5 Схема устройства для умножения двух четырехразрядных чисел (т. е. п=4) изображена чертеже.

Устройство содержит матрицу вентилей

1 — 16, регистр множителя на триггерах 17—

)0 20, регистр множимого на триггерах 21 — 24, (2n — 1)-разрядный накапливающий сумматор

25, элементы «ИЛИ» 26 — 30, поразрядные элементы «И» 31 — 37, шину 38 тактовых импульсов.

15 Устройство работает следу|ощим образом.

После записи операндов в регистры на вход устройства подаются тактовые импульсы.

Если триггер 20 старшего разряда множителя находится в единичном состоянии, то первый

20 тактовый импульс появляется на выходе элемента «И» 37 и суммирует соответственно сдвинутый код множимого с вентилей 13—

16 на сумматоре 25. Остальные элементы

«И», соединенные со столбцами вентилей

25 матрицы (т. е. 31, 33, 35), закрыты потенциалом с выхода «0» триггера 20, а также нулевым петенциалом с выходов элементов «И»

34 и 36. оПсле окончания тактового импульса триггер 20 переключается в нулевое созо стояние, н на его нулевом выходе образуется

482740

Типография, пр. Сапунова, 2 разрешающий потенциал, поступающий на элементы «И» 35 и 36.

Следующий тактовый импульс появляется на выходе элемента «И» 35, если триггер 19 находится в единичном состоянии. В противном случае гйздготавливается и срабатывает элемент «И» 33 (если триггер 18 находится в состоянии «1») и т. д.

Если же триггер 20 первоначально находился в нулевом состоянии, то первый тактовый импульс оказывается на выходе того элемента «ИЛИ», который открыт единичным сигналом соответствующего триггера, находящегося в единичном состоянии. По окончании импульса этот триггер переключается в нулевое состояние и с выхода соответствующего элемента «И» поступает разрешающий сигнал на последующие элементы «И». Таким образом, в сумматоре 25 суммируются только те сдвинутые коды множимого, которым соответствует «1» в разрядах множителя.

Число тактов, необходимых для умножения, равно числу «единиц» в коде множителя.

Предмет изобретения

Устройство для умножения двух п-разрядных чисел, содержащее матрицу вентилей, 5 входы вентилей каждой i-й строки матрицы соединены с выходом i-ro разряда регистра множимого, выходы вентилей матрицы соединены через элементы «ИЛИ» с входами соответствующих разрядов (2п — 1) -разрядного

1О накапливающего сумматора, регистр множителя, поразрядные элементы «И», о тл и ч а ющ е е с я тем, что, с целью повышения быстродействия, единичный выход каждого j-го разряда регистра множителя соединен через

15 первый поразрядный элемент «И» j-ro разряда с входами вентилей j-го столбца матрицы и с нулевым входом того же разряда регистра множителя, нулевой выход 1-ro разряда регистра множителя соединен через второй

2О поразрядный элемент «И» 1 -го разряда с входами обоих поразрядных элементов «И» (j+

+1)-го разряда, входы первых поразрядных элементов «И» всех разрядов соединены с шиной тактовых импульсов.

Составитель В. Игнатущеико

Редактор И. Грузова Техред 3. Тараненко

Корректор Е. Рожкова

Заказ 2934/12 Изд. № 1742 Тираж 679

Подписное

ЦНИИПИ Государственного комитета

Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб„д. 475