Устройство для определения времени работы машин с перегрузками

Устройство для определения времени работы машин с перегрузками

Иллюстрации

Показать все

Реферат

 

482778

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТВЛЬСХВУ

Союз Советсних

Социалистических

Реслублик (61) Дополнительное к авт. свид-ву— (22) Заявлено 02.07.74 (21) 2041259/18-24 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 30.08.75. Бюллетень № 32

Дата опубликования описания 06.10.76 (51) М, Кл. G 07с 3/08

Государственный комитат

Совета Министров СССР

rrrr делам изобретений и открытий (53) УДК 681,174/176 (088.8) (72) Авторы изобретения

Е. М. Шмарьян, В. В. Казаков, К. С. Клемпнер, О. Б. Крамарев и А. E. Лифшиц

Ордена Трудового Красного Знамени институт горного дела им. А. А. Скочинского (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПР

РЛБОТЫ МАШИН С ПЕРЕГРУЗКАМИ

11зобретенне относится к области автоматики и мо>кет быть использовано, например, для контроля режимов работы машин.

Известно устройство определения времени работы машин, содержащее временные компараторы, блоки памяти, нормализатор, блоки задержки и регистрирующие устройства, причем временные компараторы соединены последовательно через блоки задержки с регистрирующими устройствами.

Однако известное устройство имеет недо статочную надежность и низкую точность в связи с тем, что включает несколько последовательно соединенных блоков задержки.

Цель изобретения — повышение точности и надежности устройства.

Цель достигается тем, что выходы временных компараторов соединены с входами блоков памяти н управляющими входами ключей разряда, а выходы блоков памяти соединены с ключами разряда и через блоки считывания с интеграторами, причем выход дифференцирующего элемента соединен через формирователь с управлякнцими входами блоков считывания н дополнительно через блок задер>ккн времени с управляющими входами ключей разряда.

На чертеже представлена блок-схема устройства, которое состоит из амплитудного компаратора 1, дифферепцирующего элемен2 та 2 и формирователя 3. Выход амплитудного компаратора соединен с входами временных компараторов 4ь 4;.. 4„. Выходы временны.; компараторов 4ь 42... 4„соединены с входами блоков памяти 5i, 5>... 5„ а выходы блоков памяти 5i, 52 ..... 5, соединены с ключами 6,, б ..., 6, Блок задержки времени 7 через ключи считывания 8,, 82„.

8„соединен с регистрирующими интегратош рами 9,, 9z .... 9„. Выход дифференцирующего элемента 2 соединен через формирователь 3 с управляюш,ими входами блоков считывания 8,, 82.... 8 „ и дополнительно через блок задержки времени 7 с управляющи15 ми входами ключей бь б> ..... 6„, Устройство работает следующим образом.

При превышении электрическим сигналом U (t), характеризующим нагрузку машины, порогового напряжения U,„,, на Bblxo20 де амплитудного компаратора 1 появляется сигнал с нормированной амплитудой. Продолжительность действия этого сигнала будст равна длительности превышения входным сигна roM U (t) порогового и;шряжею ння UÄ(Сигнал с ilмплнтудного компаратора нодаегся на входы временных компараторов 4i, 4z ... 4„, имеющих разлпчныс временные уставкп t, (1 ... (i„, Если продолжительность сигнала амплитудного

30 компарагора 1 превысит величину устаг,3 ки tr, то с временного компаратора 41 сигнал поступит в блок памяти 5ь Если продолжительность сигнала с амплитудного компаратора 1 превысит также величину уставки 4, то с временного компаратора 4, сигнал поступит в блок памяти 5, и на один из управляющих входов ключа 6ь При этом ключ 6, откроется и разрядит блок памяти 5, и т. д. Таким образом, после окончания действия сигнала с амплитудного компаратора 1 будет заряжен только один блок памяти (например, блок 52), который фиксирует пребывание электрического сигнала выше уровня U„,р в течение времени, большего, например, t и меньшего i,. В момент окончания действия сигнала с амплитудного компаратора 1 на выходе дифференцирующего элемента 2 появится импульс, который после формирования поступит на управляющие входы блоков считывания 8ь 8 ..... 8, и через блок задержки времени 7 на вторые управляющие входы ключей 6ь 6 .... 6,.

При этом блоки считывания 8ь 8 ... 8„ откроются и с заряженного блока памяти, например блока 5>, будет подан нормированный импульс на соответствующий интегратор, например интегратор 9 .

Таким образом, по истечении контрольного времени по показаниям интеграторов 9ь

482778

9 ....9„можно судить, сколько раз и на какое время входной с1пч1ал U 1г), характеризующий нагрузку машины, превышал заданный пороговый уровень U„, Предмет изобретения

Устройство для определения времени ра1О боты машин с перегрузками, содержащее амплитудный компаратор, подключенный к входу дифференцирующего элемента и к входам временных компараторов, формирователь, блоки памяти, ключи, блок задержки

15 времени, блоки считывания и интеграторы, отличающееся тем, что, с целью повышения точности и надежности устройства, в нем выходы временных компараторов подключены к одним из входов соответствующих блоков

20 памяти и к управляющим входам ключей, одни из входов которых соединены с блоками памяти, а другие входы ключей объединены и-подключены к выходу блока задержки времени, вход которого соединен через р5 формирователь с дифференцирующим элементом и подключен к одному из входов блоков считывания, другие входы которых соединены с другими входами соответствующих блоков памяти, а выходы — с интеграторами.

Составитель Н. Баганова

Редактор Г. Яковлева

1(орректор А. Дзесова

Заказ 3591 Изд, Pî 1324

Тираж 619 Подписнос

ЦНИИПИ Государственного комитета Совета 31»»истров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

МОТ, Загорский Филиал