Преобразователь напряжения в код с самоконтролем

Преобразователь напряжения в код с самоконтролем

Иллюстрации

Показать все

Реферат

 

4° . 16. "от на1 11-, ", ь

„„482888 ОП ИСАНИЕ

Союз Советских

Социапистимеских

Республик

И ЗОБРЕТЕ Н H$I

К АВТОРСКОМУ СВИДЕТВЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 21.06.71 (21) 1671758!26-21 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 30.08.75. Бюллетень № 32

Дата опубликования описания 03.02.76. (51) М. Кл. Н 03k 13!17

Гасударственный комитет

Совета а1инистроа СССР

R0 делам иэооретений и открытий (53) УДК 681.325 (088.8) (72) Авторы изобретения

В. М. Оранжереев и В. К. Фетисов (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД

С САМОКОНТРОЛЕМ

Изобретение относится к вычислительной тсхнцкс и может использоваться при создаI ill l H lirl Ioãо-цифровых преобразователей с повышенными требованиями по надежности.

Известен преобразоватсль напря>кения ь код с самоконтролем, содер>кащий генератор тактÎвы с импульсов, нуль-орган, схему управления, пять схем «И», схему «ИЛИ», схему «11Г», преобразователь кода в напряжение и регистр, причем выход генератора тактовl ix импульсов соединен с перв1.1м входом первой схемы «И», второй вход которой подклн>чсц к выходу схемы управления, выходы второй и третьей схем «И» соединены соответсзвснио с первым и вторым входами регистра, llI.Ix0;I, которого через преобразователь кода и и;шря>кение соединен с первым входом пуль-Органа, нтОрОй 1зход которого по >кл1011сн к входной клемме, а выход -- к первому входу четвертой схемы «И» и через схему «НЕ»

-- к первому входу пятой схемы «И, выходы четвертой и пятой схем «И» соедннены соответственно с первым и вторым входом схемы

«1ЛЛИ».

llедостатками известного преобразователя яп,1ян1тс11 низкое быстродействие и малая до T0I3PP140c Гь IcoIITPoлЯ.

Цель изобретения -- повышение быстро;н I I Cò â è ÿ I I, I OCTÎ Il C l> H OCT I I ICOI ITp 0,1 я р 3 C>OThl ирсобр11зователя.

Для этого в него дополнительно введены триггер памяти, две линии задер>кки и шестая схема «И», причем выход первой схемы

«И» соединен с входом первой линии задержки, выход которой подключен и первым входам второй и третьей схем «И» и через вторую л1пнию задер>кки — к вторым входам четвертой и пятой схем «1Л», выход первой схемы «И» соединен с первым входом шестой

10 схемы «И», второй вход которой подключен к выходу нуль-органа, а выход — к первому входу триггера памяти, единичный выход которого соединен с вторым входом третьей схемы «И» и третьим входом пятой схемы

15 «И», а нулевой выход — с вторым входом второй схемы «И и третьим входом четвертой.

На чертеже изобра>кена схема преобразователя.

Преобразователь состоит из генератора 1

20 тактовых импуlbco13, выход которого соединен с первым входом первой схемы «И» 2. второй вход которой соединен с выходом схемы 3 управления. Выход первой схемы

«И» 2 соединен непосредственно с первым

>:> входом и1естой схемы «И» 4, второй вход которой соединен с выходом нуль-органа 5. Через первую лшппо задержки 6 выход первой схемы «И» 2 соединен с первыми входами второй 7 и третьей 8 схем «1Л», вторые входы

30 которых соединены соответственно с нулевь1м

l0

I5

35

9 и единичным 10 выходами триггера 11 памяти, а их выходы — с первым и вторым входамп регистра 12. Первый вход триггера 11 памяти подключен к выходу шестой схемы «И»

4, а на второй вход 13 подается импульс, устанавливающий триггер 11 памяти в нулевое состояние перед началом измерений. Выход регистра 12 соединен с входом преобразователя 14 кода в напряжение, выход которого подключен к первому входу нуль-органа 5.

Второй вход нуль-органа подключен к входной клемме 15.

Вход второй линии задержки 16 подключен к выходу первой линии задер>кки 6. Выход второй линии задержки 16 соединен с вторыми входами четвертой 17 и пятой 18 схем «И». Первые входы последних подключены к выходу нуль-органа 5, причем у схемы «И» 17 непосредственно, а у схемы 18— через схему «НЕ» 19. Третий вход схемы «И»

17 подключен к нулевому выходу 9 триггера

11 памяти, а третий вход схемы «И» 18 — к единичному выходу 10 этого триггера. Выходы четвертой 17 и пятой 18 схем «И» подключены соответственно к первому и второму входам схемы «ИЛИ» 20.

Преобразователь работает следующим образом.

На входную клемму 15 поступает подлежащее преобразованию напря>кение U,, которое преобразуется в код, формируемый в регистре 12. Преобразование напряжения в код осуществляется по методу взвешивания под воздействием схемы 3 управления. Полученный код преобразователем 14 кода в н»пряжение преобразуется в напря>кение U„-, подаваемое на первый вход нуль-органа 5.

Если U отличается от U,. менее чем на цену младшего разряда, то при U ) U К+1 тактовый импульс генератора 1 тактовых импульсов установит через схему «И» 2 триггер

11 памяти в единичное состояние. При этом задержанный на первой линии задержки б импульс пройдет через схему «И» 7 и увеличит на единицу число в регистре 12. Это вызовет увеличение напря>кения U„, на выходе нуль-органа 5 появится запрещающий уровень и импульс с выхода второй схемы,адержкп 16 не пройдет через схему «И» 7.

Импульс ошибки не будет выработан па выходе схемы «ИЛИ» 20. Если U,. отличается от /„менее чем на единицу младшего разряда, то при U,.ккп

6, пройдя через схему «И» 8, уменьшит на единицу число в регпстрс 12. Напряжение U„.. на входе нуль-органа 5 уменьшится, на выходе схемы «НЕ» 19 установится запреща5ощий уровень, импульс с выхода линии задержки

16 не пройдет через схему «И» 18 и импульс ошибки на выходе схемы «ИЛИ» 20 выработан не будет. При этом число в регистре 12 после К+1 такта отличается от действительного не более чем на единицу младшего разряда и поэтому восстановление числа в регистре 12 после контроля не является необходимым. Если величина U превышает величину У„больше чем на цену младшего разряда, то К+1 тактовый импульс установит триггер 11 памяти в единичное состояние, импульс с выхода линии задержки 6 пройдет через схему «И» 7 и добавит единицу к числу в регистре 12. Так как U, превышало U больше чем на цену младшего разряда, то и после добавления к числу в регистре 12 единицы U ) U и импульс с выхода линии задержки 16 пройдет схему «И» 17 и на выходе схемы «ИЛИ» 20 будет выработан импульс ошибки. Такой же результат будет, если величина U, превышает величину U áîëüøå чем на цену младшего разряда. В этом случае К+1 тактовый импульс не пройдет через схему «И» 4 и триггер 11 памяти останется в нулевом состоянии, в которое он устанавливается через вход 13 перед началом измерения.

Импульс с выхода линии задер>кки 6 пройдет схему «И» 8 и уменьшит число в регистре 12 на единицу. Так как U..превыша.ло U„. больше, чем на цену младшего разряда, то и после вычитания единицы из числа в регистре

12 U „кки 16 пройдет через схему «И» 18 и на выходе схемы «ИЛИ» 20 будет выработан ими л ьс ош и б ки.

Предмет изобретения

Преобразователь напряжения в код с самоконтролем, содержащий генератор тактовых

H% 1b-0Pl 3H, схем1 У11P38 10lllf5l пять схем «И», схему «ИЛИ», схему «НЕ», преобразователь кода В напряжение и регистр, причем выход генератора тактовых импульсов соединен с первым входом первой схемы «И», второй вход которой подключен к выходу схемы управления, выходы второй и третьей схем «И» соединены соответственно с первым и вторым входами регистра, выход которого через преобразователь кода В напря>кение соединен с первым входом нуль-ор(3 HA, DToPoA вход котоРого подкл!Очен к ВхОдной клемме, а выход — — первому входу чстВертой схемы «И» и через схему «НЕ» — к первому входу пятой схемы «И», выходы четвертой и пятой схем «И» соединены соответственно с первым и Вторым входом схемы

«ИЛИ», от.гичаюи1ийся тем, что, с целью повышения быстродействия и достоверности контроля, в него дополнительно введены триггер памяти, две линии задержки и шестая схема «И», причем выход первой схемы

«И» соединен с входом первой линии задер>ккп, выход которой подключен к первым входам второй и третьей схем «И» и через вторую линию задержки — к вторым Входам четвертой и пятой схем «И», выход первой схемы «И» соединен с первым входом шестой

482888

Составитель Н. Баринова

)> едактор В. Булдаков Техред T. Миронова 1(орсктор Л. Денискиии

Заказ 7940 ИЗд. № 1737 Тираж 902 11(h((к

ЦНИИПИ Государствснного комитета Совета Минист1н.з СССР по делам изобретений и открытий

113035, Москва, К-35, 1заушская нао.. д, -Iо:

Череповецкая городская гипогриф((я

cxcxlbl «И», 13ТороН вход KQTopolt подилlоиен и выходу нуль-органа, а выход — к первому входу триггера памяти, едини и(ый выход которого coåäèïcí е вторым входом т11(г(ь(Й

CXC13IbI «И», II TpCTbll 31 13XU. t(|.;I IISITOII CXCTI I I

«И», а H (ICHOII 131.(ход - е INTO ph1 3I

13тог)ОЙ Гхезl ы «И» II Tlt("I I: II Al 13 х() 1031 I(г(;(н(ГO I I