Делитель частоты на 2к + 1

Делитель частоты на 2к + 1

Иллюстрации

Показать все

Реферат

 

«в ». ит у„

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (») 485563 (61) Дополнительное к авт. свид-ву (22) Заявлено 20.04.73 (21) 191 01 53/18-24 с присоединением заявки № (23) Приоритет— (43) Опубликовано25,09.75, Бюллетень №35 (51) М. Кл.

Н 03k 23/1.0

Государственный иамитет

Совета Министров СССР аа делам изооретвний и атирытий (53) УДК 681.325,65 (088.8) (45) Дата опубликования описания 23 01 7 (72) Авторы изобретения

10. И. Пискун и Ю. И. Попше (71) Заявитель (54) ДВОИЧНЫЙ СЧЕТ 1ИК НА 2к+1

Изобретение относится к области авто-; матики и вычислительной техники и может быть использовано при реализации технических средств дискретной автоматики и цифровых вычислительных машин.

Известны двоичные счетчики на 2к+1, содержащие Г1, счетных триггеров соединенных по схеме двоичного счетчика на 4к+2, причем инверсный выход кажФ дого -го счетного триггера соединен со счетным входом (g + 1)-го триггера (где с =1, 2, ... yZ,), первый элемент И, выход которого соединен со входами установки в единичное состояние счетных триггеров двоичных разрядов с суммарным весом 2р и с одним из входов элемента ИЛИ, а входы первого элемента

И соединены с инверсными: выходами счетных триггеров остальных разрядов, кроме первого,.и с прямым выходом счетного триггера первого разряда, второй элемент И.

При делении иа нечетное число верхняя допустимая частота деления должна быть (в два раза меньше собственной верхней

1 частоты младшего триггера делителя.

Цель. изобретения состоит в повышении быстродействия счетчика.

Это достигается тем, что в двоичном счетчике входы второго элемента И соединены с выходами счетных триггеров двоичных разрядов с суммарным весом р+1 и инверсными выходами остальных счетных

1О триггеров кроме тс -го, а выход второго элемента И подключен ко второму вхо-ду элемента ИЛИ.

На чертеже приведена функциональная схема двоичного счетчика для случая К==2, Двоичный счетчик содержит входную шину 1, счетные триггеры 2-5, элементы

И 6, элемент ИЛИ 7 и элемент И 8. Счетные триггеры 2-5 и элемент И 6 соедиис+ны по схеме двоичного счетчика на 4к+2 так, что выход элемента И 6 подключен ко входам установки в единичное состояние счетных триггеров двоичных разрядов с суммарным весом 2р и к одному из входов элемента ИЛИ 7, а входы — к я5 I прямому выходу счетного триггера перво

485563

ro разряда и к инверсному выходу триггь ра 5. Входы элемента И 8 соединены с прямыми выходами счетных триггеров двоичных разрядов с весом р+1 и с инверсными выходами триггеров остальных разрядов, кроме старшего, а выход элемента

И 8 соединен са входом элемента ИЛИ 7

Импульсы заданной частоты подаются на входную шину 1. Счетные триггеры 25 и элемент И 6 образуют двоичный счет » чик на 4к+2 так, как при,„,к=2, 4к+2=10 и, следовательно, количество триггеров такого делителя Я = $ Lp) 10(, т. е. равно четырем ! Делитель частоты из четырех счетных триггеров при отсутствии обратной связи делит входную последовательность импульс сов на 16 (2 ). В общем случае для деле, tl. ния па десять необходимо исключить шесть состояний делителя. i

Двоичный счетчик работает следующим! образом.

В нем исключаются состояния от "1" (АВСД) .,до "6" (АВСД) включительно, где АВСД состояния разрядов счетчиками

Элемент И 6 срабатывает по фронту вход- ного сигнала, устанавливающему двоичный счетчик на 4к+2 в состояние 1» ! (ABC@), и по единичным входам устанав-

) ливает счетные триггеры 3 и 4 в состо 1 яние "1". Входы элемента И 6 соединены с прямым выходом счетного триггера 2 младшего разряда и инверсным выходом счетного триггера старшего разряда. Осо4 бенность акой обратной связи состоит в том, что двоичный счетчик в момент действия обратной связи переходит из состояния "0" (АВСД) в состояние "1" (ABCjl), и таким образом счетные триггеры 3 и 4 за период действия входного сигнала изменяют свое состояние только один раз.

Выход элемента И 6 соединен с одни из входов элемента ИЛИ 7, второй вход которой соединен с выходом элемента, И 8, входы которого соединены с выходами триггеров двоичного счетчика на 4к+2, характеризующими состояние последнего,i отстоящее от состояния, определяемого срабатыванием элемента И 6 HB 2к состояний.

Состояния описываемого двоичного счетчика на 4к+2 определяется логически1 ми функциями

АВСД - 0"

АВСД-"7"- И 6

АВСД - 8

АВСД вЂ” "10" 2к=4

АВСД вЂ” "11

АВСД - 12 — И 8

АВСД вЂ” "13

АВСД вЂ” "14"

АВСД вЂ” "15

АВСД - "0 Элемент И 6 определяет состояние

АВСД 7,, элемент И 8 ссстояние

АВСД f12». Входы элемента И 8 соедине15 ны соответственно с выходами счетных триггеров 2, 3 и 4, Выход счетного,тригrbpa старшего разряда счетчика не соединен со входом элемента И 8, что определяется минимизацией функций состояний

20 делителя частоты на 4к+2. С выходов элементов И 6 и 8, счетного триггера 5 соответственно можно получить сигнал с частотой в 4к+2 меньше частоты входных сигналов. Частота следования сигналов на 5 выходе элемента ИЛИ 7 в 2к+1 раз меньше частоты входных сигналов.

Предмет изобретении

Двоичный счетчик на 2к+1, содержащий

В счетных триггеров, соединенных по схеме двоичного счетчика на 4к+2, причем

Ф инверсный выход каждого -го счетного триггера соединен со счетным входом

1 (L +1)-го триггера (где =1, 2,...

И ), первый элемент И, выход которого соединен со входами установки в единичное состояние счетных триггеров двоич

4О ных разрядов с суммарным весом 2р и с одним из входов элемента ИЛИ, а входы первого элемента И соединены с инверсными выходами счетных триггеров остальных разрядов, кроме перюго, и с прямым

4> выходом счетного триггера первого разря да, второй элемент И, о т л и ч а юшийся тем, что, с целью повышения быстродействия, входы второго элемента

И соединены с выходами счетных триггеров двоичных разрядов с суммарным ве ом р+1 и инверсными выходами 0cTB3Ibных счетных триггеров, кроме Я -ro, а выход второго элемента И подклкнен ко второму входу элемента ИЛИ.

Составитель F3. Ьел ь ии

Техред А.Квмьш)никовв Корректор Н.Аук

Редактор Г,фапеева

Ill IИ1111И Государственного комитета Соне га Министров СССР но делам изобретений и открытий

Москва, 113035, Раугнская наб., 4

11р.пирнягие «1!агент», Москва, 1 59, 11(рсжко:«скан наб., 24 иsa. и )Il fg

Тираж !)О . !Iоднисное