Множительное устройство

Множительное устройство

Иллюстрации

Показать все

Реферат

 

1> н

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<1 > 487388

Со,оз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (51) М. 1с,л. G 06f 7, 52 (22) Заявлено 04.06.73 (21) 1927123/18-24 с присоединением заявки— (23) Приоритет—

Опубликовано 05.10.75. Бюллетень № 37

Дата опубликования описания 03.08.76

Государственный комитет

Совета Министров СССР (53) УДК 681.3 (088.8) по делам изобретений н открытий (72) Авторы изобретения

В. Ф. Нестерук и В. И. Потапов

Омский политехнический институт (71) Заявитель (54) МНОЖИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится,к области автоматики и 1вычислительной техники и может иснользо ваться .при разработке быстродействующих арифметических устройств.

Известно множительное устройство, содержащее и-разряд|ные регистры множимого и множителя, выходы каждой g-разрядной группы, которого, подключены алло входам соответствующего дешифратора, и,пирамидально соединенные сумматоры, выходы последнего из которых подключены ко входам регистра про.изведения.

Недостаток известного устройства заключается в его структурной сложности, вызванной необходимостью хранения и-разрядных прямых и дополнительных кодов чисел, кратных множимому.

Цель изобретения — сократить оборудование.

Цель изобретения достигается тем, что устройство,содержит (п ц) групп множительных усгройств по nlg в каждой группе, причем пер вые входы, всех множительных устройств каждой группы, начиная с младшей, подключены к,выходам соответствующего дешифратора, вторые входы каждого м ножительного устройства кансдой .группы соеди нены с выходами соогвегсттвующей д -разряд ной группы регистра м ножимого, а выходы всех м ножительных устройств каждой группы подключены ко входам соогветсгвующих,сумматорств первого ранга.

На фиг. 1 приведена функциональная схема множительного устройсгва;,на фиг. 2— функциональная схема g-разрядного множительного устройства.

Множительное устройство содержит ре10 гпстры множимого 1, множителя 2 и произведения 8. Выходы 41 4 каждой g-разрядной группы ячеек 5,— 5н регистра 1 множимого подключены к соответствующим функциональным входам 6,— 6н д-разрядных множительных устройств 7,— 7н. Выходы 8> — 8н

g-разрядной группы .ячеек 91 — 9 ., регистра 2 множителя соеди|нены со входамп 10 соответсгвующего дешифратора ll, 2g выходов 12 которого подключены к управляющим входам

2о 18 g-разрядного множительного устройства

7, 7, Функциональные, входы 14, 14>, переключателей 15 входов пороговых элементов параллельно соедичены с соогветствующими функциональными входами 6> — 6н соответст25 вующего о- разрядного множительного устройсгва 7.

Управляющие входы 13 каждого g-разрядного;множительного устройства 7,параллельно подключены,к управляющим входам 16 соот ветст вующ их переключателей 15 входов

487388 а»!=а °!

x =ajЛ ат (3) (4) 15 (5) 20

К = 2 1Л (А-В)(2) порогавых элементов, выходы 17,которых соединены с функциональными входами 18 соот1вепствующих !по роговых элементов 19.

Выходы 20,— 202,пороговых элементов 19 подключены к 2g выходным клеммам 21 соответспвующего g-разрядного,множительного устройспва 7.

Выходные клеммы 21 g-разрядных множительных устро14ст в 7 каждой группы 22 а-разряд>ных множительных устройств 7 соедин>ены;со входа ми 28 соот1ветствующих сумматоров 24 первого радцига блока 25 пи рамидально соединенных когмбинационных сумматоров, выходы 2б последнего .из которых,подключены ко входам 27 регистра 8 произведения.

Дл я правильного функционирования множительного уст ройст1ва необходимо, чтобы сигнал на выходе каждого р-го (р = 1,2 -., 2ä) порогового элемента каждого g-разрядного множительного устройства соответствовал значению функции

Fp(A) L.-«n« — — 6, (1) где А и  — g-разрядные >входные:переменIHbIc g- разрядного множительного устройства;

6„ . — символ Кронекера;

Фун1кция (1) может быть реализована по;рогGIBbIM элементом с постоя>нным .порогом и перемен>ньвми >весовыми >коэффициентами

Х„, Х;„„..., Х;„,... „входов .порогового элемента, определяемым путем решен ия следующей смешанной системы >неравенств:!

Wt lI y >11 с а j +j + . jjm> jm 1 ° °

/=! j, т=!

j=- т ! у л! аj rn...ð jm...ð р

j, . "., f>=f

j= — > .. р при Fp (А=Л4) =;. = 1, !

Х Гх, + Х;:,".л;. + .. +

j= 1 j, m=1 ! m

>-! ги а! -"г j>n "f> C Т

j, m, ...,р=l

J>n " г> при Рр (А = 114) B=const = О, где l — число функциональных входов переключателя входов порогавого элемента (1 l < );

М=01,...,2 — 1;

1> — зна1чение .порога порогового элеме нта (в частном случае у = 1);

Х„е 1Х„, Х;, ..., Х; ... „— значение весовых коэффициентов r-х входов порогового элемента.

Коэффициенты а, 1! определяются путем решения, >н.апример, любой из трех систем ура;внения (3), (4) н (5) а. " = а.ЛamЛ" Лар

jm . р а" = a.

j агя =aj /а, ! >» а. " = а, 1,/ ат q/ ... gjа, гт...р а ". = а.

j а11=а;,Г, а„ аЛ е (0,1) — значение Л-го разряда числа М (Легj,m,...,p 1 <Л

Отличные от нуля решения Х„системы (2) определяют для !каждого В = Const значения вежвых,коэффициентов r-x .входов порогового элемента, а коэффициенты ал при Х„Ф О определяют логические узлы взаимодействия между входными переменными а>, согласно решению одной из системы (3), (4) или (5).

Логическое взаимадейст1вие между входными переменны>ми ал произ водится 8 переключателях входов,порогового элемента, которые предста вля>зот собой одноранговые многовыходные логические сети. Каждая такая логическая сеть в общем, случае может .быть реализована из произвольного набора логиче4р ских элементов.

Решение систем уравнений (3), (4) и (5) определяет структуру логической сети соот,ветст1вен но из элементов типа «И», «ИЛИ» и

«За прет». Индекс r показывает, какие из

4 Л-х .входных не!ременных участвуют в данном логическом взаимо действии.

Для каждого порогового элемента при каждом В = Const, согласно решению систем (2); (3) или (2); (4), или (2); (5) синтезируепся своя логическая сеть. Таким образом, переключа-,ель входов каидого порогового элемента образуется объеди>нением однопороговых логических сетей, полученных для >каждого В = Сonst. Полученная в результате такого объединения одноранговая логическая сеть, перестраиваемая сипналами В = Const, я вляется,переключателем >входов порогового элемента.

М ножительное устрой>ст1во работает следу50 ющим образом. Пере1д началом работы множительное устройст1во устанавливается >в нулевое, состояние и в регистр 1 заносится и-разрядный код множям>о>го, а в репистр 2 — и-разрядный код

55 м ножител я.,87З8З

Сигналы с выходов 4 g-разрядных групп ячееек 51 — 5z, .регистра 1 .поступают,на функциональные входы б — б, соответствующих

g-разрядных множителнных устройств 7,— 7>, а сигналы с выходов 8z — 8 g-разрядных групп ячеек 9 регистра 2 поступают на входы

10 соответствующих дешифраторов 11.

Сипналы с выходов 12 дешифраторов 11 подаются на ynpaeляющие входы 18 соответс пвующих g -разрядных множительных устройств 7.

В каждом g-разрядном множительном устройствее 7 сигналы, поступившие iHB фу нкциональные входы б,и управляющие входы 18, проходят соответспвенно на функциональные входы 14 и упра вляющие входы 1б переключателей 15 входов lIIopоговых элементов данного g-разрядного множительного устройства.

B зависимости от поступивших сигналов на функциональные 14 и управляющие 1б входы на,выходах 17 каждого переключателя

15 входсв порого|вого элемента появляется о переделенная совокупность выходных сигна IoIB, которые поступают на функциональные входы 18 с требуемыми значениями |весовых коэффициентов соответствующего порогового элемента 19. Если алгебраическая сумма весовых коэффициентов возбужденных функ циональных,входов 18 каких-либо, пороговых элементов 19 окажется больше,или ра вной порогу этих пороговых элементов 19, то на их ,выходах 20 будут отличные от нуля сипналы, а на |выходных клеммах 21 соответствующего

g-разрядного множительного устройства 7 появится 2д-разрядный двоичный,код, предста вляющий собой частичное, произведение соответствующих g-разрядных групп и-разрядных кодов множимого и множителя.

Сипиалы с выходных, клемм 21 g-разрядных множительных усгройсвв 7,каждой группы 22

g-разрядных множительных устройств поступают на входы 23 соовветспвующих многоразрядных сумматоров 24 первого ранга, пирамидально соединенных сумматоров (25).

lt

По истечении в ремени т = ({log> — 1+ 1)

g на выходе 2б,последнего из пирамидально соединенных сумматоров (25) появится

2zz-разрядный код произведения, который заносится в регистр 3 произведения.

Предмет изобретения

Множительное устройство, содержащее многоранговые пирамидально-соединенные сумматоры,,выходы последнего из которых подключены ко входам репистра произведения, и празрядные регистры,множимого и множителя, разбитые на и/g групп разрядов (где g — число разрядов,в группе),,при этом выходы разрядов,каждой группы регистра множителя подключены ко входам соответствующего дешифратора, о т л и ч а ю щ е е с я тем, что, с целью упрощения, оно содержит (п/g) множительных устройств, по и/g в каждой группе, причем первые, входы всех множительных устройств каждой группы, начиная с младшей,,подключены к выходам дешифратора своей пруппы, вторые .входы каждого множительного устройства каждой группы соединены с выходами соответспвующей д-,разЗБ рядной группы регистра множимого, а .выходы всех множительных устройств каждой группы, подключены ко .входам соответствующих сумматоров первого ранга, 487388 ! ! ! ! !

1 ! !

gZ5 фиг /

2/ фиг Z

Составитель А. Войников

Редактор В. Фельдман Техред Т. Миронова Корректор В. Гутман

Заказ 703/895 Изд. № 119 Тираж 496 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д, 4/5

Тип. Харьк. фил. пред. «Патент»