Устройство для управления шаговым электродвигателем

Устройство для управления шаговым электродвигателем

Иллюстрации

Показать все

Реферат

 

акт ттт!о-тx;,!

«вцц уту щ т,.=, 4

GA ЙСАНй Е

ИЗОБРЕТЕЙ КЯ

Свк!в Свветскик

Ссциал!!стическик

Рес!!уалик (61) Дополнительное к авт. свид-ву— (22) Заягвлсно 02.01.74 (21) 1982255;18-24

i 5.1 . (!. 1(л. т1 02р 7 00 с присоединением заявки—

Гасударственных комитет

Совета Министрва СССР !!о делам изобретений и аткрмтии (23) Приоритет—

О:!) бл:!!к .-.запо 05.10.75. Вi,!, .етс;!ь М 37 (53) УДК 62-50 (088.8),:!3TH <,пуб:!икова !!!!!! Списа !!;! 19. l -". ä (72) Авторы изобретения тО. С. Смирнов и А. А. Чув!аков (71) Заявитель (54) СТ1айстВО ДЛЛ Л1ЛВЛЕИИЯ ШАГОВЫМ

ЭЛЕКТРОДВИ ГАТЕЛ ЕМ о с

Изобретение относится к области автоматики и вычислител!!!о!! Техпт!ки и может применяться в системах управления и измерений, где используются шаговые электродвигатели (ШЭД)

Известны устройства для управления

ШЭД, содержащие блок переключений, первый вход которого подключен к шине знака, реверсивный распределитель импульсов, первый и второй входы которого соединены соответственно с первым и вторым выходами блока переключений, а выход реверсивного распределителя импульсов подключен к первому входу и через дешифратор ко второму входу коммутатора микрочрограсмм,,выход которого через блок усилителей подключен к обмоткам управления ШЭД.

Недостатком известных устройств для управления ШЭД является реализация ими только одного неизменного алгоритма управления лв!тгателям. Это позволяет ступенчато варьировать в широких пределах статическими и динамическими свойствами одного и того же двигателя за счет изменения алгоритмов управления им.

Целью изобретения является устранение этого недостатка.

Эта цель достигается тем, что предложен«ое устройство содержит блок микропрограмм и триггер тактов, первый и второй входы которого соед!гиены с шиной тактов, а .первый и второй выходы соответственно с первым входом блока микропрограмм и вторым входом блока переключений и вторым входом блока микропрограмм, к третьему и четвертому входам которого подклночены соответственно командные шины парной и поочередной коммутации. Третий и четвертый в оды коммутатора микропрограмм подключены соответственно к первому и второму выходам блока микропрограмм.

На чертеже приведена структурная схема устройства для управления ШЭД.

Вал ШЭД 1 поворачивастся шагамп, величина и угловая расстановка которых определяются порядком коммутации блока усилителей 2, вход которого подключен к выходу коммутатора микропрограмм 8. Один сигнальный вход коммутатора микропрограмм 8 со20 единен с выходом реверсивного распределителя импульсов 4 непосредственно, а второй †через дешифратор б. Входы распределителя импульсов 4 соединены с выходами блока переключений б, один вход которого связан с шиной

25 знака 7, а другой — с выходом триггера тактов 8, входы которого подключены к шине тактов 9. Выходы триггера 8 подключены к тактовым входам 10 и 11 блока микропрограмм 12, два других входа которого подклюЗо чены к командной шине 13 поочередной ком487438

15

Зо

35 0

50., утяцни .. командно!! шине 14 пар :!ой ком;!утяц: и. Выход!.! блока микропрограмм 12 под«ключеilû к управляющим входам коммутатора м и кропрогр ам м 3.

Устройство работает следующим образом.

При поступлении импульсов управления

i1o шине тактов 9 сраоатывает триггер тактов 8, на первом выходе которого формнрустСЯ Of IIOK««1 Н «! Ihll a51 ПОСЛЕД013 ЯТЕЛЬНОСТЬ ИЗIlfульсОВ нpя В Ipll llя тllпа <>, чястота которых /! равна f 0/2, где fq — частота имII)«.fhCOB I I a !Н:.1НС TcIKTGB 8. С BTOI O ВЫХОДЯ TIOследоватсльность импульсов поступает на

ВХОД О. 101 cl ПСPPK:110ЧГ11ий б И IIPОХО ДИТ "Я один из его выходов в зависимости от cHI!laл «! BI! aKa, 11ocTyIIBIOITfeI O 110 ш нне 7 !la Bxo y блока псреключсннй 6, При поступлении импу IbcÎB на тот нлн ннои Вх0 д ряспрсдее„ lителя и-51 ну„1Ь«сОВ 4 Ilpo исходит его переключение в прямом или обратном направлении. При этом Ilcl его BhlxoJе формируется четырехканальная последовательность импульсов, соответствующая четырехтактному алгоритму пар!!ой коммутации четырехобмоточного ШЗД. Эта после !овятельность поступает на сиг! альный вход коммутатора микропрограмм 8, на второй сигнальный вход которого с выхода дсшифратора 0 пост1 пЯет четы рехкя на 1ьная последоВЯтельность импульсов, соответствующая четырехтакт!!01!у алгоритму поочередной коммутации «I полученная путем преобразования последовательности парной коммутации с выхода распределителя импульсов 4. При поступлении потенциаль!!ого сигiia;.а ло шине

14 на вход блока xII:кропрограмм 12 последний пропускает этот сигнал на первый управляюгций вход коммутатора микропрограмм 8, на выход которого при этом проходит четырехканальная последовательность, соответствующая четырехтактпому алгоритму парной коммутации. Л поступление потенциального сигнала по шипе 13 на вход блока

1!икропрограмх! 12 обеспечивает Включе:!ие вгорого управляющего входа .коммутатора микропрограмм 8, на выход которого в этом случае проходит четырехканальная последовательность импульсов, соответствующая четырехтактному алгоритму поочередной коммутации.

Одновременная подача потенциальных сигналов на кома:fzffhfc ши,!ы 14 и 18 парной н поочередной коммутац 1;1 позволяет блоку микропр1огр clIIxl 12 по!1Сре .,Iсli llo Bf<. ночять у!!1равляющие входы коммутатора микропрограм!5! 8 с частотой импульсов управле !Пя, поступающих с выхОПОВ триггера тактов 8.

Причея первая шина триггера тактов 8 ос>ществляет коммутацию первого управляющего входа коммутатора микропрограмм 8, а вторая — второго уг!равля!О!цего входа. Пр:,l этом на Выходе коммутатора мнкро11рограмм

8 формируется временная четырехканальная последоватсльпость импульсов, соответствующая «1лгоритму воcû ПTàêTíой коз!г тации обмоток управления ШЭД.

Таким образом, предложенное многopcжю!Пое устройство управления реализует Tpll алгоритма управлеllèÿ ШЭД и осуществляет снятие напряже:1ия с нсгÎ при отсутствии ffравля!О!цих сигналов на командных шинах.

Предмет изобретения

Устройство для у«правления шаговым электродвигателем, содержягцее блок переключений, первый вход которого подключе:1 к шине знака, реверсив1!ый распределитель импульсов, первый и второй входы которого соед:!иены соответстве;!По с первым и вторым выходами блока переключений, а выход рсверсивпого распределптеля ю!пульсов под<лючен к первому входу и черсз дешифратор ко второму входу коммутатора микропрограмм, выход которого через блок усилителей подключен к обмоткам управления шагового электродвигателя, От,ill .ающеес51 тем, что, с целью расширения области применения устройства, оно содержит блок микропрограмм и триггер тактов, .первый н второй входы которого соединены с шиной тактов, а первый и второй выходы — соответственно с первым входом блока микропрограмм и вторым входом блока перекс!!Очений и вторым входом блока микропрограмм, к третьему и четвертому ьходам которого подключены сооТВрТсТвенно командные шипы парной и поочередной коммутации; третий и четвертый входы коммутатора яикропрограмм подключены соответственно к первому и второму выходам блока микропрограмм.

487438

Составитель А. Чумаков

Техред Е. Подурушина

Корректор В. Гутман

Редактор Л. Утехина

Подписное

Тип. Харьк. фил. пред. «Патент»

Заказ 1140/1710 Изд. ЛЪ 6 Тираж 782

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5