Непараметрический обнаружитель

Непараметрический обнаружитель

Иллюстрации

Показать все

Реферат

 

и 11 487460

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

K АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

ЛТE (61) Дополнительное к авт. свид-ву (22) Заявлено 20.03.74 (21) 2006756/26-21 с присоединением заявки № (23) Приоритет

Опубликовано 05,10.75. Бюллетень;¹ 37

Дата опубликования описания 24.12.75 (51) М. Кл, Н 03k 13/02

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.325(088.8) (72) Авторы изобретения

В. И. Гришенков и С. М. Тонконог (71) Заявитель (54) НЕПАРАМЕТРИЧЕСКИЙ ОБНАРУЖИТЕЛЬ

Изобретение относится к технике обработки сигналов в радиоприемных устройствах.

Известен непараметрическии оонаружитель, содержащии преобразователь аналог — код, запоминающее устропство, решающее устройство на счетчике.

Цель изобретения — упрощение устройства и повышение его оыстродеиствия.

В предлагаемом оонаружптеле выход преобразователя аналог — код через дешифратор подключен ко входу запоминающего устройства и входу управляемого распределителя импульсов, выходы которого соединены с одними входами схем «И», вторые входы которых подключены к выходам запоминающего устроиства, а выходы через схему «И.11И» соединены со входом решающего устройства.

На чертеже приведена функциональная схема непараметрического обнаружителя.

Обнару>китель содержит преобразователь аналог — код 1, дешифратор 2, запоминающее устройство 3 для запоминания порядковых номеров интервалов, в которые попадают значения обучающей выборки, управляемый распределитель импульсов 4, решающее устройство 5, схему «ИЛИ» б, схемы «И» 7 — 9.

Один из крайних выходов дешифратора подключен к информационному входу запоминающего устройства 3, друго" — ко входу распределителя 4, остальные — ко входам записи информации запоминающего устройства 3 и ко входам распределителя 4. Возможен вариант построения оонаружителя, когда число ячеек памяти и число входов распределителя равно числу выходов дешпфратора. Б этом случае каждыи выход дешифратора 2 подключен как ко входу запоминающего устройства 3, так и ко входу управляемого распредел и тел я 4.

Каждый выход распределителя 4 подключен к одному пз входов схем «И» 7 — 9, вторые входы которых подключены к соответствующим выходам запоминающего устройства 3.

Выходы схем «И» посредством схемы «ИЛИ» б подключены к одному входу решающего устройства 5, на другие входы которого подаются информация о текущем объеме выборки (например, путем подачи импульсов )/г, определяющих моменты квантования) и сигнал обучения. Запоминающее устройство 3 содержит вентили записи 10 — 12 и ячейки памяти 13 — 15, например триггеры. Управяемый распределитель 4 представляет собой последовательно соединенные схемы задержки 16 — 18, в качестве которых могут быть использованы логические элементы с необходимой задержкой распространения сигнала от входа к выходу.

Решающее устройство 5 содержит счетчик з0 объема выборки 19 и счетчик числа инверсий

4S7460

20, на входах которых включены вентили управления 21, 22 соответственно. Оба счетчика взаимно устанавливаются в исходное состояние сигналамп переполнения.

Работа обнаружителя заключается в следую1цем. В моменты ТА, определяемые установленной частотой ква1гговаш1я jk, входной процесс x(/) преобразуется в код, значение которого расшифровывается дешифратором 2.

В режиме обучегн1я открыты вентили записи

10 — 12 блока 3, и сигналы на выходах дешифгатора запоминаются в ячейках памяти 13—

15. Одновременно сигналы с дешифратора поступают на входы управляемого распределителя 4, однако его работа не сказывается Ila работе решающего устройства 5, так как Входы пос.1еднсго (вентили 21, 22) закрыты сигналом «обучение». Запись обучающей выборки в ячейках памяти прекр" ùàåòñÿ по достижении заданного объема п1 обучающей выборки.

Б режиме оонаружения сигнал с дешифратора 2, поступивший на k-ый вход управляемого распределителя импульсов 4, вызывает последовательную во вре лени генерацию одиночных импульсов на выходах k, k — 1,..., 1.

Зтими сигналами опрашпваются схемы 7 — 9, подкл1оченные к соответствующим выходам распределителя. Сигналы с выходов вентилей, подключенных к выходам ячеек блока 3, в которых была записана информация в процессе обучения, пройдя схему «ИЛИ» 6 и открытый в режиме обнаружения вентиль 22, подсчитываются счетчиком числа инверсий 20. По мере поступления очередных значений второй выборки в счетчике 20 накапливается суммарllO(ill<, l() ill l B(P< if ll Н СО<11 Н< l < l f1 if if С 111>1 !Н! .К «

II»Oil

П1 < . (х х).

/ 1 й-1 где 0 для а 0 с (г)

1 для z(0; п 1, 11 — об ьемы первой и второй выборок соответственно.

Текущий ос<ъем выборки подситывается счетчиком 19. Емкость счетчика равна объему

fIg второй выборки, и сигна 1 переполнения с его выхода свидетс,п ствует об окончании интервала наблюдения и оо ото тствии си1ч!яла на входе обнару>кителя. Емкость счетчика 20 решаюп1его устройства 5 равна ус!я!ювлепно1<1 < ПОРОГX, и СГО СИ! I l 1,1 I I O Р Е!10, 111С Н и !1 С B II Л( тельствует о i!11г!1I Illè сигналя ii; входе обн» р у ж „ I å, i ÿ.

Предмет изобрете!!и»

Непара1!етрический обнаружит«ль, содер

Б жящий преобразователь аналог — -код, запоминающее устройство, решаю:цее устройство ня счетчикс, от.- ича ющийся тем, что. с целью упрощения схемы и поьышс!IBB cl 0 быстродействия выход преобразователя яня30 лог код через дешифратор 1!одк Iio«el» к<>

Вход за!101111!я!Оili «го усто ойства II !!ход у IIравляемого распределителя ппульсов, выходы которого соеяине!!ы с o;,íèi,lè B. одам!1 схем

«И», вторыс входы которых I:o.iê.lio:Iñíû

3,. 1 ыходам запоминающего устройства, il BLIxoды через схему «ИЛИ» соеди!1е1:.1,1 со «..:oлом решаю1цего i стройствя.