Устройство для считывания информации

Устройство для считывания информации

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Соцналнстнческнх

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 04.04.74 (21) 2011918 18-24 (51) М. Кл. G 11с 7,/02 с присоединением заявки ¹

Совета Мнннстров СССР по делам изобретений н открытнй

Опубликовано 15,10.75. Бюллетень ¹ 38 (531 УДК 0= 1.327.6 (0SS.8) Дата опубликования описания 28.01.76 (/2) Автор изобретения

Ю. Д. Булычев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИНФОРМАЦИИ

ГосУдаРственный каинтет (23) Приоритет

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств.

Известны устройства считывания в электрическом цифровом накопителе, содержащие коммутатор, усилители по числу разрядов накопителя, формирователь стробирующих импульсов для управления коммутатором и регистр числа.

Недостатком известных устройств считывания является их низкое быстродействие, обусловленное большим временем восстановления усилителя после воздействия входного сигнала и нестабильностью временной диаграммы работы формирователя стробирующих импульсов из-за технологического разброса параметров входящих в него элементов и из-за изменения условий эксплуатации. В случае наибольшей задержки момента выключения коммутатора усилители не успевают восстановить исходное состояние до прихода входных сигналов в следующем цикле работы.

Цель предлагаемого изобретения — повышение быстродействия устройства.

Это достигается тем, что в устройстве использованы логический элемент «И» с двумя входами и элемент задержки. Первый вход элемента «И» подключен при этом к выходу формирователя стробирующих импульсов, второй вход — через элемент задержки к одному из выходов ре-.истра числа, а вь. ход — — ко входу коммутатора.

На фиг. 1 представлена блок-схема устройства, где изображены только одна рабочая

5 разрядная цепь и одна вспомогательная разрядная цепь, так как все рабочпс разрядныс цепи устройства выполнены аналогично.

На фиг. 2 представлена временная диаграмма работы устройства.

10 Устройство содержит входные сигнальнь е клеммы 1 и 2, коммутатор 3, усилители 4, ячейки 5 и 6, образующие регистр 7, выходную сигнальную клемму 8, элемент 9 задержки, логический элемент И» 10 с двумя входами, 15 формирователь 11 стробиру1ощих импульсов, входную клемму 12 и клемму 13 броса регистра 7.

Клеммы 1 и 2 через коммутатор 3 подключены ко входам усилителей 4!, выход к-жда20 го усилителя подключен соответственно ко входам ячеек 5 и 6 регистра 7. Выход ячейки 5 подключен к клемме 8, выход ячейки 6 через элемент 9 — к первому входу элемента 10.

Вход формирователя 11 подключен к клемме

25 12, а выход — ко второму входу элемента 10.

Выход элемента 10 подключен ко входу коммутатора 3. Клемма 13 связана с регистром 7.

В исходном состоянии устройства H".ïðÿæåние 14 (см. фиг. 2) на клемме 8 и напряже30 ние 15 на выходе ячейки 6 соответствуют сч 488254 таиной информации «О». На выходе элемента

9 уровень напря>кеееия 16 разрешает передачу сигнала через элемент 10.

В начале цикла работы устройства считывания на клемму 12 поступает команда 17 пуска. По команде 17 формирователь 11 вырабатывает стробирующий импульс 18, который через элемент 10 вклеочает коммутатор 3.

После вклеочепия коммутатора 3 на клемму

2 поступает сигнал 19, соответствующий информации «1». Сигнал 19 проходит через открытый коммутатор 3, усилитель 4, превышает приведенный ко входу устройства уровень

20 срабатывания ячейки 6 и перебрасывает ячейку 6 в состояние, противоположное исходному.

Сигнал 21 с некоторьем опережением или запаздь:вапием (на фиг. 2 показан случай запаздывания) по отношению к сиге алу 19 приходит ееа клемму 1, проходит через коммутатор 3, усилитель 4 и поступает па вход ячейки 5. Если сигнал 21 соответствует информации «1», то он превышает приведенный ко входу устройства уровень 22 срабатывания ячейки 5, перебрасывает ячейку 5 в состояние, ппотивоположное исходному, и происходит измее!се1ие уровня 11апряжсние1 14. Если си! нал

21 соответствует информа еееее «О», то состояние ячейки о и уровень ееапряжеееия 14 остаеотся неизменными.

При переброске ячейки 6 изменяется уровень напряжения 15, и через время задержки элемента 9 напряжение 16 блокирует импульс

18. В результате коммутатор 3 отключает клеммы 1 и 2 от входов усилителей 4. После отключения входов усилителей от клемм 1 и 2 происходит процесс восстановления исходного состояния усилителей. В процессе восстановления усилителей 4 формирователь 11 формирует спад импульса 18. На завершающей стадии этого процесса»а клемму 13 поступает сигнал 23 сброса регистра 7, и ячейка 6 приходит в исходное состояние. Если на клемму

1 поступает сигнал, соответствующий информапии «1», то ячейка 5 по сигналу 23 также

5 приходит в исходное состояние. Устройство работает аналогично, если информация «1» и «О» различается не полярностью, как это показано на фиг. 2, а амплитудой сигнала 20.

Таким образом, устройство считывания име10 ет сокращенный цикл работы за счет малого времени задерекки момента выключения коммутатора 3, т. е. момента начала восстановления исходного состояния усилителей 4, по отношению к моменту достижения сигналами

15 19 и 21 уровня, необходимого для срабатывания ячеек 5 и 6 регистра 7. Элемент 9 обеспечивает при этом устойчивое срабатывание ячейки 5 в случае, когда сигнал 21 запаздывает по отношению к сигналу 19.

20 Дополнительное сокращение цикла работы считывания образуется также за счет ограничения на входах усилителей 4 сигналов 19 и

21, если их амплитуда значительно превышает уровень, необходимьей для срабатывания

25 ячеек 5 и 6 регистра 7.

Формула изобретения

Устройство для считывания информации, 30 содерекащее коммутатор, выходы которого через усилители соединены со входами регистра числа, формирователь стробирующих импульсов, отличающееся тем, что, с целью повышения быстродействия устройства, оно со35 держит элемент задержки и логический элемент «И», первый вход которого подключен к выходу формирователя стробирующих импульсов, второй вход через элемент задерекки соединен с выходом регистра числа, а выход

40 логического элемента «И» соединен со входом коммутатора.

483254

Фиг.!

Корректор Л. Денискина

Редактор Б. Нанкнна

Заказ 3393/15 Изд. № 1899 Тираж 648 Подписное

ЦНИИПИ Государственного комитета Совета . 1ииистров CCCP по делам изобретешш п открытий

113035, Москва, 7К-35, Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2

Составитель А. Воронин

Текред M. Семенов г

1 ! !

I