Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ii) 488 256

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 28.12.73 (21) 1985733/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 15.10.75. Бюллетень № 38

Дата опубликования описания 29.01.76 (51) М. Кл. G 11с 11j00

Государственный комитет

Совета Министров СССР по лолам изобретений

H открытий (53) УДК 681,327.02 (088.8) (72) Авторы изобретения

Я. М. Отчик, В. И. Волков и В, Н. Слюсарь

Ленинградский институт ядерной физики им. Б. П. Константинова (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к технике регистрации электрических сигналов в измерительновычислительных системах, широко применяем ых в ядер ной ф из и ке.

Наиболее распространенные устройства накопления электрических сигналов, выполненные в виде многоканальных анализаторов, содержат адресный регистр, блок синхронизации, накопитель, генератор, сумматор, датчики электрических сигналов.

Регистрируемые электрические сигналы поступают на вход сумматора и накапливаются в нем в течение задаваемых с помощью генератора интервалов времени. Каждый импульс интервалов времени запускает блок синхронизации, который вырабатывает три импульса.

По первому из них производится запись содержимого сумматора в накопитель, по второму импульсу изменяется состояние адресного регистра на единицу и по третьему импульсу считывается содержимое в следующем адресе накопителя и передается в сумматор для продолжения накопления электрических сигналов в течение очередного интервала времени.

Такое устройство исключает возможность накопления электрических сигналов от многих датчиков. Кроме того, использование сумматора в качестве промежуточной памяти регистрируемых электрических сигналов в течение длительного интервала времени, который может продолжаться от секунд до нескольких минут в зависимости от требования экспериментатора, уменьшает помехоустойчивость

5 устройства.

Целью изобретения является повышение помехоустойчивости устройства.

Поставленная цель достигается тем, что в предлагаемое запоминающее устройство вве10 дены блок кодирования и логический элемент

«ИЛИ», входы которого соединены с выходами датчиков и входами блока кодирования, выходы которого соединены с одними входами адресного регистра. другие входы этого

15 регистра соединены с выходом генератора, выход элемента «ИЛИ» подключен ко входу блока синхронизации.

На чертеже представлена блок-схема предлагаемого устройства.

20 Запоминающее устройство содержит датчики сигналов 1, логический элемент «ИЛИ» 2, блок кодирования 3, адресный регистр 4, генератор 5, блок синхронизации 6 (7 — импульс чтения; 8 — импульс добавления единицы), а

25 также сумматор 9, накопитель 10; 11 — импульс записи.

Электрический сигнал от любого датчика 1 поступает на логический элемент «ИЛИ» 2 и на блок кодирования 3. Выходы блока коди3О рования соединены со старшими разрядами

488256

1.1

1 ф !

«b» адресного регистра 4, определяющими

-:асть Iaкогителя 10, гринадле>кащую данно:.1у датчику. Время накопления в каждом канале Itaкопптеля задается генератором 5, который выдает через равные про. ;1ежуткн времени импульсы, поступа:ощие па счетный вход младших разрядов «а» адресного регистра 4.

Выход элемента «ИЛИ» 2 запускает блок синхропизацш1 6, который вырабатывает сначала и.;1пульс чтения 7, который с1итыгает содержимое накопителя 10 по адресу, определенному адреспlll,l регистром 4, и переносит его в суммaòîð 9. зато.:; импульс 8 изменяет содержимое сумм11тора 9 на единицу и после этого импульс 11 записывает новое содержимое сумматора 9 в накопитель 10. Следовательно, электрические сигнал,1 от датчиков 1 будут Ilaкаплпваться в соответствуюгцие адреса накопителя 10 в Te«eнпе задан.1ых интервалов времени.

Введение блока кодирова1п1я и sot It lect;010 элемента «ИЛИ» позволило и":êàïiI,IDaTü c1!I палы от многих датчиков и повысить помехоустой.:ивость устройства. В настоящем устройстве содержимое хранится в накопителе и только с приходом о1ередного электрического сигнала оно перепссптся в сумматор и хранится в псм не более длительности цикла паятп. кGTOji é C00TQBJIHCT обы 1110 CTllIIIIIIIbt NIIкросекунд. Поэтому вероятность сбоя содер>кн. Ого сг:;11:» орa будет определяться произведепltехl 0т:Ошс:1 .:1,"л. 1телbttOсти ц!1к;111 памя ти, длительности заданного интервала времени на интенсивность сигналов от датчика. При выключении илн изменении напряжения питания содержимое накопителя, который, как

5 правило, состоит из ферритовых серде пинков, практически не изменяется, в то время как содержимое сумматора, который, как правило, состоит из триггеров, может принимать случайное значение.

Формула изобретения

Запоминающее устройство, содержащее адресный регистр, блок синхронизации, сумматор, датчики, генератор и накопитель, первые

15 входы которого соединены с одними выходами блока синхронизации, вторые входы накопителя соединены с выходами сумматора, одни входы которого подключены к выходам накопителя, другие входы этого сумматора сое20 динены со вторыми выходами блока синхронизации, выходы адресного регистра подклю:сны к третьим входам накопителя, о т л и ч а1о щ ее с я тем. что, с целью повышения помехоустойчивости устроиства, оно содержит блок

25 кодирования и логический элемент «ИЛИ», входы которого соединены с выходами датчиков и входамн бло шка кодирования, выходы которого соединены с одними входами адресного регистра, другие входы этого регистра сое30 дипены с выходом генератора, а выход логического элемента «ИЛИ> подключен ко входу блока синхронизации.