Динамическая ячейка памяти

Динамическая ячейка памяти

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е!;:) 488258

ИЗОБРЕТЕН И Я

Союз Советских

Социалистических.Реслу6лик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт, свид-ву (22) Заявлено 07.02.74 (21) 1994660/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 15.10.75. Бюллетень ¹ 38

Дата опубликования описания 16.02.76 (51) М. Кл. б 1lc 11/40

Государственный комитет

Совета Министров СССР по делам иаоорвтений и открытий (53) УДК 628.327.66 (088.8) (72) Автор изобретения

А. Г. Же м ей цев (71) Заявитель (54) ДИНАМИЧЕСКАЯ ЯЧЕЙКА ПАМЯТИ

Предложенная динамическая ячейка памяти относится к устройствам вычислительной техники и может быть использована в интегральных оперативных запоминающих устройствах.

Известна динамическая ячейка памяти, содержащая три МДП-транзистора, в которой сток первого транзистора подключен к истоку второго транзистора, стоки второго и третьего транзисторов подключены к разрядной шине, а затвор третьего транзистора — к адресной шине записи.

В известной ячейке памяти требуется трехуровневый сигнал на адресной шине, что усложняет управление ее работой.

Е1елью изобретения является устранение указанного недостатка, т. е. упрощение управления работой ячейки.

Поставленная цель достигается подключением затвора второго транзистора к истоку третьего транзистора, а истока и затвора первого транзистора — к адресной шине считывания.

На фиг. 1 приведена схема динамической ячейки памяти; на фиг. 2 — временная диаграмма ее работы. Принятые обозначения: 1, 2., 3 — МДП-транзисторы.

Транзисторы 1, 3 ячейки служат для считывания и записи соответственно. На технологической емкости 4 «затвор — подложка» (подложка заземлена) транзистора 2 временно хранится в форме заряда информации.

Шины 5, 6, 7 — разрядная шина, адресная шина записи и адресная шина считывания соот5 ветственно.

В режиме записи информации на адресную шину записи 6 н разрядную шину 5 поступают сигнал выборки, соответствующий «1», н сигнал «О» нлн «1» записываемой информации

1О соответственно; на адресной шине считывания

7 поддерживается нулевое напряжение (напряжения измеряются относительно подложки). Транзистор 1 закрыт, транзистор 3 открывается. Емкость 4 либо заряжается до на15 пряжения, прн котором открывается транзистор 2 (запись «1»), либо разряжается до нулевого напряжения, при этом транзистор 2 закрыт (запись «О»). После записи на шинах ячейки поддерживается нулевое напряжение, 20 транзисторы 1, 3 закрыты, транзистор 2 открыт или закрыт.

В режиме считывания на адресную шину считывания 7 поступает сигнал выборки, соответствующий «1»; на шинах 5, 6 поддержи25 вается нулевое напряжение. Транзистор 1 открывается, транзистор 3 закрыт. Прн считывании «1» транзисторы 1, 2, открыты, ток считывания (1,„), протекающий между шинами

5, 7, соответствует сигналу считывания «1»

30 (1„,). Прп считывании «О». транзистор 2 за488258

3ипись „О чищыбпеие„о"

t "- !

Фиг. 2

Составитель P. Яворовская

Корректор Л. Денискина

Текред М. Семенов

Редактор Б. Нанкина

Заказ 375/10 Изд. ¹ 1899 Тираж 648 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изоорстеипй и открытий! 13035, Москва, %-35, Раушская нао., д. 4, 5

Типография, пр. Сапувовсь 2 крыт, отсутствие тока между шинами 5, 7 соответствует сигналу считывания «0» (1„, ).

Регенерация информации в ячейке осуществляется путем считывания и перезаписи информации в ячейку не реже одного раза в течение времени хранения.

Предмет изобретения

Динамическая ячейка памяти, содержащая три МДП-транзистора, сток первого из которых подключен к истоку второго транзистора. стоки второго и третьего транзисторов подключены к разрядной шине, а затвор третьего транзистора подключен к адресной шине запи5 си, отличающаяся тем, что, с целью упрощения ячейки, в ней затвор второго транзистора подключен к истоку третьего, а исток и затвор первого транзистора подключены к адресной шине считывания.