Приемное устройство аппаратуры многочастотной передачи данных

Приемное устройство аппаратуры многочастотной передачи данных

Иллюстрации

Показать все

Реферат

 

хх "б х етт т i, тГц библистО!гй (Лаем

О Л И С А Н И Е (») 48 8358

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт. свид-ва № (22) Заявлено,26.03.73 (21) 1898298/26-9 с присоединением заявки ¹ (32) Приоритет

Опубликовано 15.10.75. Бюллетень № 38

Дата опубликования описания 10.02.76 (51) М. 1 л. Н 04! 27/30

Государственный комитет

Совета Министров СССР (53) УДК 621.394.44 (088.8) по делам изобретений и открытий (72) Автор .изобретения И. И. Нахимович (71) Заявитель Ленинградское «ттделение Центрального научно-исследовательского института связи (54) ПРИЕМНОЕ УСТРОЙСТВО АППАРАТУРЫ

МНОГОЧАСТОТНОЙ ПЕРЕДАЧИ ДАННЫХ

Изобретение относится к телеграфной связи, а именно к приемным устройствам аппаратуры многочастотной передачи данных и .используется в случае, когда по прямому каналу каждый знак передают многочастотной посылкой переменной длительности до тех пор, пока по обратному каналу не поступит квитирующий сигнал в течение заданного промежутка времени контроля.

Известно приемное устройство аппаратуры многочастотной передачи данных, содержащее узлы контроля четных и нечетных знаковых комбинаций частот, входы которых подключены к выходу схем «ИЛИ», на параллельно соединенные первые входы которых подан сигнал нарушения логических условий приема, на вторые входы — соответственно четные и нечетные знаковые комбинации частот, а выходы узлов контроля четных и нечетных знаковых комбинаций частот подключены к раздельным входам управляющего триггера, и узел управления частотой обратного канала.

Цель изобретения — минимизация числа элементов, необходимых для повышения скорости передачи данных.

Это достигается тем, что выходы узлов конгроля четных и нечетных знаковых комбинаций частот через последовательно соединенные первые схему «И», схему «НЕ» и дополнительную схему «ИЛИ» подключены ко входу дополнительного узла контроля, причем второй вход дополнительной схемы «ИЛИ» подключен к первым входам схем «ИЛИ», а

5 выход дополнительного узла контроля подключен ко входу вторых схем «НЕ» и «И», ко второму входу которой подключен один из раздельных выходов управляющего триггера и вход третьей схемы «НЕ», при этом выход

10 второй схемы «И» подключен к первому входу управляющей схемы «ИЛИ», ко второму входу которой через третью схему «И» подключены выходы второй и третьей схем «НЕ», а выход управляющей схемы «ИЛИ» — к уз15 лу управления частотой обратного канала.

На чертеже приведена блок-схема описываемого устройства.

Устройство содержит узлы 1 и 2 контроля четных и нечетных знаковых комбинаций ча20 стот, на входах которых включены соответственно логические схемы «ИЛИ» 3 и 4. На входы 5 и 6 логических схем «ИЛИ» 3 и 4 подается сигнал нарушения логических условий приема.

25 Узел 1 обеспечивает выдачу сигнала на выходе 7 после того, как в течение заданного промежутка времени контроля Т, „р имеет место непрерывное выполнение логических условий .контроля принимаемого сигнала (и, 30 конечно, если отсчет времени ведется узлом

488358

1, а не узлом 2, что определяется сигналом, поступающим на вход 8 логической схемы

«ИЛИ» 3).

То же относится и к выдаче сигнала на выходе 9 узла 2 отсчета времени контроля, выполненного тождественно.

Кроме того, устройство содержит управляющий триггер 10, к соответствующим точкам которого подключены выходы 9 и 7 узлов 2 и 1, и узел 11 управления частотой обратного канала.

Дополнительный узел 12 контроля четных и нечетных знаковых комбинаций частот выполнен аналогично узлам 1 и 2 с той лишь разницей, что:на его выходе 13 сигнал появляется через промежуток времени непрерывного выполнения логических условий контроля ЬТ, существенно меньший, чем для узлов 1 и 2. Это достигнуто тем, что емкость конденсатора в узле 12 выбрана соответственно меньше емкости конденсаторов в узлах 1 и 2. На входе узла 12 контроля также включена схема «ИЛИ» 14, первый вход 15 которой также подключен к шине нарушений логических условий приема.

Выходы 7 и 9 узлов 1 и 2 контроля подключены ко второму входу 16 схемы «ИЛИ» 14 через схему «И» 17 и схему «НЕ» 18. Далее устройство содержит схемы «И» 19 и 20, выходы которых подключены к двухвходовой схеме «ИЛИ» 21, выход которой подключен к узлу 11 управления частотой обратного канала.

Выход 13 узла 12 контроля и выход 22 триггера 10 подключены к соответствующим входам схемы «И» 19 непосредственно, а к входам схемы «И» 20 через схемы «НЕ» 23 и 24 соответственно.

Работа описываемого устройства рассматривается поэтапно.

1-й этап. Начинается рассмотрение с момента, когда в приемник начинает поступать комбинация терех частот, отличная от последней, уже принятой приемником. При смене частот, хотя бы в одной из групп, кратковременно не будут выполняться условия логической проверки, При этом появится импульс нарушения логических условий приема. Этот импульс через схемы «ИЛИ» 3, 4 и 14 поступит на узлы 1, 2 и 12 и приведет их в исходное состояние.

Состояния на выходах 7, 9 и 13 узлов I, 2 и 12 будут одинаковыми и соответствовать логической единице. При таких состояниях узлы 1 и 2 не оказывают никакого воздействия на управляющий триггер 10. Однако, на выходе схемы «И» 17 появится единичное состояние, а на выходе схемы «НЕ» 18 — нулевое.

Состояние на выходе схемы «ИЛИ» 21 будет coBIIIадать с состоянием на выходе 22 упр авляющего триггер а О. Действительно, если на выходе 22 управляющего триггера 10 состояние единичное, то будут единичные со10

Зо

65 стояния на выходе схемы «И» 19 и на выходе схемы «ИЛИ» 21.

Если же на выходе 22 управляющего триггера 10 состояние нулевое, то и на выходе схемы «И» 19 будет нулевое состояние. На выходе схемы «И» 20 будет также нулевое состояние, ибо нулевым будет состояние на выходе схемы «НЕ» 23. Следовательно, на выходе схемы «ИЛИ» 21 будет нулевое состояние.

2-й этап. После окончания импульса нарушения логических условий (из-за замены знака) начнется отсчет времени .узлами 1, 2 и

12. Через время ЬТ узел 12 изменит состояние на выходе с единичного на нулевое. Это приведет к тому, что состояние на выходе схемы «ИЛИ» 21 станет противоположным состоянию на выходе 22 управляющего триггера 10.

Действительно, если на выходе 22 управляющего триггера 10 состояние единичное, то

Hd выходах схем «НЕ» 24 и «И» 20 будут нулевые состояния. Так как на одном из входов схемы «И» 19 тоже нулевое состояние, то будет нулевое состояние и на выходе схемы «И»

19, а потому и на выходе схемы «ИЛИ» 21.

Если же на выходе 22 управляющего триггера 10 состояние нулевое, то на выходах схем «НЕ» 23 и 24 будут единичные состояния, Такие же состояния будут на выходах схем «И» 20 и «ИЛИ» 21.

Итак, на 2-м этапе состояние на выходе схемы «ИЛИ» 21 стало противоположным состоянию на выходе 22 управляющего триггера 10 В результате изменения состояния на выходе схемы «ИЛИ» 21 изменится частота в обратном канале.

3-й этап. По прошествии времени Т„„р изменится состояние на выходе одного из узлов 1 или 2, Появление нулевого состояния на выходе одного из этих узлов приведет к изменению состояния управляющего триггера

10. Состояние на выходе схемы «И» 17 станет нулевым, а на выходе схемы «НЕ» 18 — единичным. В результате узел 12 придет в исходное состояние, и на его выходе 13 состояние станет единичным. Одновременное изменение состояний на выходах 22 и 13 не изменяет состояния на выходе схемы «ИЛИ» 21 и, следовательно, не приведет к изменению частоты в обратном канале. И если, например, в об ратном канале посылалась, начиная с момента отсчета AT, частота f, то и после отсчета Т„„р она будет подаваться в канал.

4-й этап. Этот этап длится до появления импульса нарушения логических условий изза поступления в приемник последующей трехчастотной посылки.

На этом цикл приема знака заканчивается.

Далее рассматривается случай, когда при приеме знака из-за помех в канале связи в какой-то момент оказались нарушенными логические условия приема.

Если это произошло на первом этапе, т. е. до отсчета AT узлом 12, то никаких измене4 8 8358

Составитель Н. Герасимов

Техред 3. Тараненко

Редактор С. Байкова

Корректор Л. Орлова

Заказ 3343/3 Изд. № 1950 Тираж 740 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ний частоты в обратном, канале не произойдет. Узлы 1, 2 и 12 просто придут в исходное состояние.

Если же нарушение из-за помехи произошло на втором этапе, т. е. после отсчета AT, но до отсчета Тн-. р, то в обратный канал начнет вновь поступать та же частота (например, fq), какая поступала на первом этапе, т. е. до отсчета AT. Частота f> не будет зафиксирована приемником обратного канала из-за недостаточной продолжительности поступления (меньше Т,.,бр).

Если же нарушение из-за помехи произошло после отсчета Тк„р, то не будет изменения состояния на выходе 13 узла 12, и, следовательно, не будет изменения частоты в обратном канале. По достижении длительности

Т„,бр частота обратного канала будет зафиксирована приемником обратного канала.

Формула изобретения

Приемное устройство аппаратуры многочастотной передачи данных, содержащее узлы контроля четных и нечетных знаковых комбинаций частот, входы .которых подключены к выходу схем «ИЛИ», на параллельно соединенные первые входы которых подан сигнал нарушения логических условий приема, на вторые входы — соответственно четные и нечетные знаковые комбинации частот, а выходы узлов контроля четных и нечетных знаковых комбинаций частот подключены к

5 раздельным входам управляющего триггера, и узел управления частотой обратного канала, о т л и ч а ю щ е е с я тем, что, с целью минимизации числа элементов, необходимых для повышения скорости передачи данных, выхо10 ды узлов контроля четных и нечетных знаковых комбинаций частот через последовательно соединенные первые схему «И», схему

«НЕ» и дополнительную схему «ИЛИ» подключены ко входу дополнительного узла кон15 троля, причем второй вход дополнительной схемы «ИЛИ» подключен к первым входам схем «ИЛИ», а выход дополнительного узла контроля подключен ко входу вторых схем

«НЕ» и «И», ко второму входу которой под20 ключен один из раздельных выходов управляющего триггера и вход третьей схемы

«НЕ», при этом выход второй схемы «И» подключен к первому входу управляющей схемы «ИЛИ», ко второму входу которой через

25 третью схему «И» подключены выходы второй и третьей схем «НЕ», а выход управляющей схемы «ИЛИ» — к узлу управления частотой обратного канала.