Интегратор

Интегратор

Иллюстрации

Показать все

Реферат

 

о и гс-"м;-и. к1е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических республик (1и 489120, / ф ф

К АВТОР СКОМУ СВИДИТИЛЬСТВУ г (61) Дополнительное к авт. свид-ву (22) Заявлено26.04.74 (21)2020587/18-24 с присоединением заявки №(23) Приоритет (43) Опубликовано 25.10.75.Бюллетень №39 (45) Дата опубликования описания 20.0176 (51) М. Кл.G06g /18

Гасударственный квинтет

Гзветв Мнннстров СССР ео делам нзооретеннй н отнрытнй (53) УДК 681.335.718 (088.8) (72) Автор изобретения

А. М. Косолапов

Куйбышевский политехнический институт нм. В. В. Куйбышева (71) Заявитель (54) ИНТЕГРАТОР

Изобретение относится к вычислительной технике.

Известен интегратор, содержаший тход ой, выходной н два разрядных ключа, ин тегрирующий н суммнруюший усилители, формирователь управляющих сигналов, цифро-аналоговый преобразователь, интегриру юший усилитель и двоичный счетчик.

Первый н второй выходы входного ключа соединены соответственно с входами первого и второго интегрирующих усилителей, а выходы последних через первый и второй входы выходного клю а подключены к одному из входов суммируюшего усилителя и одновременно к двоичному счетчику через первый и второй управляюшие входы формирователя управляющих сигналов, два управляющих выхода которого подсоединены к входному и выходному ключам, а два другие через. разрядные ключи к управляюmn входам интегрир .оших усилителей.Два выхода двоичного счетчика подключены через соответствуюшие входы цифро-аналогового преобразователя к входам суммируюmего усилителя. Выход суммирующего усилителя является выходом устройства ваналоговой форме.

Ilemь изобретения - ущвошение устройства и повышение его надежности, благода5 ря устранению аналого-цифровых узлов.

Достигается это благодаря тому, что интегратор содержи интегрируюший усилитель, в цепь обратной связи которою последовательно с конденсатором включен ключ, дифи ференциальный усилитель, выход которого через ключ соеинен с входом первого интегрируюшего блока, а его выход подключен к одному входу сумматора, второй вход сумматора подключен к пороговому устройству, выход которого соединен с входом управления. Выходы блока управления подключены к входу интегрируюшего усилителя и к управляюшему входу второго интегрируюшего блока, другой вход которого соединен с источником входного сигнала.

На чертеже приведена блок-схема предлагаемого интегратора. Источник входного сигнала 1 через интегрируюший блок 2 соединен с одним входом сумматора 3 и по25 роговым устройством 4, выход которого

489120 подключен к блоку управления 5, связанного с управляющим входом интегрирующего блока 2, а также с управляющими входами ключей 6,7. Один из выходов блока управлечия 5 соединен с входом интегрирующего усилителя 8, в цепь обратнойсвязи которого включены последовательно соединенные конденсатор 9 и ключ 7, выход усилителя 8 подключен к рдному входудифференциального усилителя 10, соединенного через ключ 6 с интегрирующим блоком

11, выход последнего соединен с вторыми входами ди4ференциального усилителя 10 и сумматора 3, с клеммы 12 которого снимается выходной сигнал.

Устройство работает следующим образом. Интегрирующий блок 2 интегрирует входной сигнал источника 1. В момент, когда напряжение на выходе интегрирующего блока 2 достигает заданного уровня, срабатывает пороговое устройство 4. В результате с порогового устройства 4 задается импульс на запуск блока управления 5, который замыкает ключи 6, 7 на входусилителя 8 поступает импульс заданной амперсекундной площади, в результате чего конденсатор 9 заряжается. Полярность им пульса зависит от полярности выходного напряжения блока 2.

Напряжение с выхода усилителя 8 сравнивается с помощью дифференциального уси— лителя 10 с напряжением на выходе интегрирующего блока 11. При наличии разницы разностный сигнал, усиленный усилителем

10, интегрируется блоком 11 до достижения момента равенства, при этом напряжение на входе интегрирующего блока 11 становится равным нулю.

Одновременно с замыканием ключей 6, 7 и подачей импульса на вход усилителя 8 блок управления 5 переводит интегрирующий блок 2 на новый цикл интегрирования.

В этот момент.: напряжение на выходе интегрирующего блока 2 скачком падает до нуля, а на выходе интегрирующего блока 1 1 практически скачком возрастает так, что сигнал не выходе сумматора 3 оказывается все время пропорциональным интегралу от входного напряжения.

В следующий момент ключи 6, 7 размыкаются. Напряжения на блоке 11 и конденсаторе 9 запоминаются. Вследствие дрейфа и утечек входны." каскадов напряжение на интегрирующем блоке изменится. Для введения поправки блок 5 на короткое вр мя замкнет ключи 6, 7 и усилитель 1 устранит рассогласование, после чего ключи вновь разомкнутся.

При новом переполнении интегрирующего блоке 2 вновь замыкаются ключи 6, 7, gp: подает я импульс на вход усилителя S,осу ществляется переход интегрирующего блока 2 на очередной цикл, после чего ключи 6, 7 замыкаются. Чер з определенные интервалы осуществляет"я коррекция напря15 жения на выходе блока 11 и т.д.

Если суммарное время, необходимоедля корректировки интегрирующего блока 11, сделать достаточно малым по сравнению с временем интегрирования входного сигнала, О то практически максимальное время интегрирования будет определяться емкостью конденсатора 9, а также сопротивлениями утечки ключа 7 и конденсатора 9. Данная схема может успешно применяться дляточ25 ного интегрирования как быстро, так имед-, ленно ирстекающих процессов. 1 аксимальное время интегрирования более 1.0 /сек.

П едмет изобретения р

Интегратор, содержащий интегрирующие блоки, сумматор;.. блок управлени., порого вое устройство, ключи, управляю.дие входы которых подключены к выходу блока упраЬ

И:ления,отличаюшийсятем, что,сцелью по

%ышения надежности и упрощения конструкции интегратора, он содержит интегрирующий усилитель, в цепь обратной связи которого последовательно с конденсетором включен ключ, дифференциальный усилитель, выход которого через ключ соединен с вхо» дом первого интегрирующего блока, выход которого подключен к одному входу сумматора второй вход сумматора подключен к

4" пороговому устройству, выход которого соединен с входом 1лнка управления, выходы блока управления подключены к входу интегрирующего усилителя и к управляющему входу второго ингегрируюшего блоке, другой вход которого соединен с источником входного сигнале.

Составитель И. Шелипова

Подписное

Тираж 679

Заказ 1118

ЦНИИПИ Государственного кочитета Совета Минисров СССР по делам изобретений и открытий

113035, Москва Ж-35, Раушская наб., д. 4/5

Филиал ППП «Патент г, Ужгород, ул.Ю.Гагарина 101

Редактор E. Гончар Техред.М. Левипкая Корректор И. Гоксич