Управляемый делитель частоты

Управляемый делитель частоты

Иллюстрации

Показать все

Реферат

 

ОП И < >49I2I5

Союз Советских

Соцналнстическнх

Ресвублик

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) Допо IHHTc.7üïñå к авт. свпд-7г.,— (5li,и. Кл. к пзе 23j02 ! I ! (5З) УДК 621.374.4 (088 8) (22) Заявлено 16.01.74 (21) 1987929/26-21 с присоединением заявки—

Государственный комитет

Совета Министров СССР но делам изобретений н открытий (23) Приоритет—

Опубликовано 05.11.75. Б70ллетснь ¹ 41

Дата опубликованп:I опнсашл 11.0. 3.76 (72) Автор

А. С. Галенко изобретения (71) Заявитель (54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

Изобретение относится к автоматике, измерительной технике и радиотехнике. Управляемый дслитель частоты может быть использован в устройствах регулирования скорости вращения электроприводов, в измерительных и радиотехнических устройствах, где требуется,изменение коэффициента деления частоты импульсов либо фиксированное значение коэффициента деления на любое четное или нечетное число раз с достаточно высокой его стабильностью при .изменении внешних факторов.

Известен управляемый делитель частоты, содержащий управляющий триггер, выходы которого соединены через разрядные устройства со входами блоков интегрирующих конденсаторов, другие входы!KQTîðûõ соединены с выходами зарядных устройств, а выходы— со входами схем сравнения.

Цель изобретения — повышение стабильности коэффициента деления.

В .пр едл а гаемый делитель частоты введены две схемы совпадения, одни, входы которых подключоны к,выходам схем сравнения, другие — - к клемме .источника,синхронизирующих импульсов, а выходы — ко входам управляющего триггера.

На чертеже представлена блок-схема устройства.

Управляемый делитель:,ñòî-. ы ",l!0,7нен

I!а M$ 147изиораторе, дят блоки I ;ITCI pllpvIOIJI,I!x. Ko .!де:! !Top0! 1 и 2, схемы сравнения 8 и -:!7ïpÿæcliIIé с блоков интегрирующих конденсаторов и входных упразля10щих напряжений Г1 il Ь (клеммы 5 и о), зарядные устройства 7 и 8 блоков интегрирующих конденсаторов от вход ых управляющих напряжений Г; и Г.; (к,7сммы о 9 и 10), упра в1яющий триггер 11 и разрядvcTpoIIcTII3 12 1! 1, > б.! Оков и i: T;.I p и;7, ющих конденсаторов. На вход каждой пз схем совпадения 14 и 15 поступаю7 спг алы входных синхронпзнрующпх llмпульсов:.астотой Р (клемма 16) и =игналы со с: ем =7авпсния 3 и 4.

Работает упрагляемый делите,|ь следующим образом.

При установке управляющего триггера 11 в такое состояние, грн котором сигнал с него по тупает на разрядное устрой=тво 12, блок ннтегрнру70щих конденсаторов 1 разряжается до исходного нулевого состояния, а блок пнтегрирх|ощнх конденсаторов 2 заряжается че-"5 рез зарядное устройство 8 от IIxo;,:Ioão напряжения li.! Когда напряженно j»a î.-î,е интегрирующих кондеяca ТОроа 2 достиг; ст уровня

Ьа, co cxcllbi cPBl3 Ic:!;III 4 IiocTv!Ia! t: T сиг:12JI

7!а схему совпадспп57 13, и при IO тупл опии

Зо на вход по=ледпсй о и рсдного пм:7 льса ча491215 стотой F выходной импульс схемы совпадения

15 перебрасывает триггер 11,в противополо>кное состояние.

В этом состоянии, сигнал с триггера 11 поступает на разрядное устройство 1> для восстановления исходного состояния блока интегрирующих конденсаторов 2, а блок интегрирующих конденсаторов 1 заряжается от входНОГО напря?кения через зарядное устройство

7 до урОВ ня на нр51?ксния. С мом IIT3 p3BQIIcTва напря>кений на блоке:интегрирующих конденсаторов 1 и входного управляющего напряжения U, со схемы сравнения 3 поступает сигнал на схему совпадения 14, и при поступлении на последнюю очередного импульса частоты F выходной импульс схемы совпадения

14 BIIовь изменяет состояние триггера 11. Частота выходного напря>ке 11ия управляемого делителя частоты ic выхода триггера 11 кратна часготе входных импульсов F. Коэффициент делсния зависит от управлгпощих напряжений UI — U4. Еогда входные на пря>кения

U и Ь4 преобразуются зарядными устройствами 7 и 8 в пропорциональные токи заряда блоков конденсаторов 1 и 2, коэффициент деления обравно пропорционально зависит от напря>кений U, и U4 при постоянных входных напряжениях UI u Uz. При постоянных входных папря>кениях UB и U êîýôôèöHcíò деления прямо,пропорционально зависит от входIIBIX II3 11pH>KeHHH U1 H Ug.

Предмет изобретения

Управляемый делитель частоты, содер кащий управляющий триггер, выходы .которого соединены через разряд1пые устройства со входами блоков интегрирующих конденсато15 ров, другие входы которых соединены с выходами зарядных устройств, а,выходы — со входами схем сра внения, от,тча!Ошийся тем, что, ic целью, повышения, стабильности коэффициента деления, IB него введены две схемы

20 совпадения, одни входы которых подключены к выходам схем сравнения, другие — к клемме источника синхронизирующих импульсов, а .выходы — ко входам управляющего триггера.