Асинхронный сумматор

Асинхронный сумматор

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (I|1491949

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 26.09.73 (21) 1962062/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 15.11.75. Бюллетень X 42

Дата опубликования описания 05.05.76 (51) Ч. 1хл. G 06f 7,, 50

Государственный комитет

Совета Министров СССР (53) УДЕ, 681.3 (0888) па делам изобретений и открытий (72) Авторы изобретения

А. Г. Астановский, В. И, Варшавский, В. Б. Мараховский, И. А. Насибуллин, В. А. Песчанский, Л. Я. Розенблюм, Н. А. Стародубцев и P. Л. Финкельштейн (71) Заявитель

154) АСИ НХРО Н Н Ъ1 Й СУММАТОР

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении асинхронных устройств на потенциальных элементах.

Известны асинхронные сумматоры, содержащие в каждом разряде один основной, два вспомогательных триггера и триггер переноса, выход которого соединен с входом триггера переноса .последующего разряда, элемент

HE — ИЛИ, а также общий триггер-индикатор.

Для нормального функционирования известных сумматоров требуется либо система тактовых импульсов, либо фиксация временного интервала цикла суммирования.

Недостатком таких сумматоров является то, что предельное быстродействие ограничено максимальными временными задержками, вносимыми элементами схемы, и рассчитывается с учетом максимальной, а не реальной длительности распространения сигнала переноса.

С целью увеличения быстродействия за счет обеспечения работы по реальным задержкам элементов и индикации моментов окончания переходных процессов, в схеме асинхронного сумматора выходы обоих плеч основного триггера соединены соответственно с .входами первого и второго вспомогательных триггеров данного разряда и с выходом сумматора, а входы основного триггера соединены с выходами, вспомогательных триггеров данного разряда и с соответствующими входамн сумматора, входы первого вспомогательного триггера соединены с входами триггера пере5 носа, а выходы второго вспомогательного триггера соединены с входами триггера-индикатора.

Выходы триггера переноса каждого разряда соединены с входами элемента НŠ— ИЛИ

10 своего разряда, выход которого соединен с входом триггера-индикатора, выход которого подключен к выходу сумматора.

Блок-схема предлагаемого асинхронного сумматора приведена на чертеже и состоит

15 из следующих блоков. где i/ — первый вспомогательный триггер; 2(— основной триггер;

3i — второй вспомогательный триггер; 4i— триггер переноса; 5 — элемент НŠ— ИЛИ (i — 1, 2... n., равно количеству разрядов в

20 асинхронном сумматоре); 6 — триггер-индикаторр, общий для всех разрядов. Внешними входами сумматора являются: входы 7 и 8 каждого разряда для установки кода первого слагаемого; входы 9 и !О каждого разряда

25 для 1 стяновкн прямого II инверсного кода второго слагаемого; входы 11, 12 и 13, 11 первого младшего разряда сумматора для установки прямого и обратного значений перенося в младший разряд; вход 15, соединенный с

30 входами 16 каждого разряда, для размещс491949 ния устяпОвки псрВОГ0 с, ягяемо! 0, вход 1 7, соедилецнь!!! -O.ëxoäa>III 18 каждого разряда, для разрешен III суммировали» с,!ягяемых.

Внешппмп выходами сумматора являются: выходы 19 и 20 каждого разряда; выход 21, 5 соединенный с выходом триггера-индикатора

6, для индикации различных фаз переходных процессов при суммировании.

Функционирование асинхронного сумматора сводится к следующему. 10

В исходном состоянии в триггерах 2i хранится код первого слагаемого, па внешних входах 9 и 10 каждого разряда установлены прямое и инверсное значения кода второго слагаемого, Ila nHelIIItllx входах 15 и 17 установлен потенциал «0». Триггеры 1! при этом заблокированы, т. е. на обоих пх плечах сигналы равны «1». Все триггеры Çi и 4i также заблокированы, поскольку на одном из плеч триггеров 2L имеется потенциал «О». На выхо- "0 дах 22 и 23 сигналы равны «О», а на выходах элементов i — «1». На всех входах триггераиндикатора 6 сигналы равны «1», так, что на левом его плече устанавливается сигнал «О», а на правом — (выход 21) — «l», Ha входах 23

11, 12 и 13, 14 1-го разряда установлены соответственно прямое и инверсное значения сигllaJIQB переноса в 1-й разряд сумматора (например, Ip!I сложении в прямых кодах положител!и!ых чисел — - «О» и «1»). 30

Суммирование начинается с,изменения значения потенциала ня входе 17 с «О» на «1» (на входе !5 в рабочем режиме сохраняется сигнал «О»), что вызывает деблокпровку триггеров 1, и в пих поразрядно записываются 35 значения полусумм.

KaI< только па одном из плеч трип pa 1! появится потенциал «0», это вызывает блокировку триггера 2!, что,,в свою очередь, разрешит перепись информации с триггера l! в 49 триггер Зс, я также вызовет деблокирование триггера 4i. В триггер 4i заносится значение переноса. Время установления триггеров 4 в общем случае зависит от значений слагаемых.

После того, как во:все триггеры 3! и 4! в сум- 45 мато|ре запишутся значения «0» Inl «1», а на выходах 24 элементов 5i во всех разрядах появятся сигналы «О», левое плечо триггера-индикс!Тор !! 6 перео!>Ос! тся пз <<„>> В << 1 », a пр Явое плечо (выход 21) — из «1» в «О». Появле- 30 ние c;;II.Яла «О» на выходе 21 означает окончание переход ык процессов первой фазы суммироваппя — выработки зняченш! полусумм и переносов.! целью ускорения работы сумматора за счет использования этого факта сигналы переноса снимаются не !!епосредственно с плеч триггеров, а с выходов подключенных к ним инверторов.

После появления сигнала «О» на выходе 21 потенциал на входе 17 должен быть изменен с «1» на «О» (это делает автомат, управляющий работой сумматора). Происходит блокировка триггеров ll, запись результата в триггеры 2i всех разрядов сумматора и затем блокировка триггеров 3i и 4i всех разрядов.

Когда будут заблокированы все триггеры Çi и 4!, на всех входах триггера-индикатора 6 сигналы будут равны «1», что вызовет переброс его левого плеча в «О», а правого — в

«1». Появление сигнал» «1» означает, что закончились переходные процессы второй фазы работы сумматора — формирование сумм.

Инверсные и прямые значения суммы могут быть сняты с выходов 18 и 20 всех разрядов.

Сумматор готов к следующему циклу работы.

Появление сигнала переноса из младшего разряда ожидается только в двух из четырех сл !яях: кОГдя Одно из cляГaa !(ых paвно

«1», а второе — «О». Поэтому для подсчета числа разрядов, в которых о>кидается сквозной перенос, надо сложить по мочулю 2 коды двух слагаемых.

1lредмет изобрете!!ия

Асинхронный сумматор, содержащий в каждом разряде один основной, два вспомогательных триггера и триггер переноса, выход которого соединен с,входом триггера переноса последующего разряда, элемент НŠ— ИЛИ, а также оощий триггер-индикатор, о т л и ч а юшийся тем, что, с целью повышения быстродействия, выходы обоих плеч основного триггера соединены соответственно с входами первого и второго вспомогательных триггеров данного разряда и с выходом сумматора, а входы основного триггера соединены с выходами вспомогательных триггеров данного разряда и с соответствующими входами сумматора, входы первого, вспомогательного триггера соединены с входами три!пера переноса, а выходы второго вспомогательного триггера соединены с входами триггера-индикатора, выходы триггера переноса каждого разряда соединены с входами элемента HE — ИЛИ своего разряда, выход элемента HE — ИЛИ соединен с входом триггера-индикатора, выход которого подкл!очеп к выходу сумматора.