Запоминающее устройство с блокировкой неисправных ячеек

Запоминающее устройство с блокировкой неисправных ячеек

Иллюстрации

Показать все

Реферат

 

<и) 492000

ОПИСЛНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 21.10.74 (21) 2069375/18-24 с присоединением заявки № (51) М. Кл. G llс 29/00

Совета Министров СССР по делам изобретений и открытий

Опубликовано 15.11.75. Бюллетень № 42

Дата опубликования описания 06.02.76 (53) УДК 681.327(088.8) (72) Авторы изобретения

О. А. Терзян и Л. М. Чахоян (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С БЛОКИРОВКОЙ

НЕИСПРАВНЫХ ЯЧЕЕК

ГосУдаРственный комитет (23) Приоритет

Известно запоминающее устройство с блокировкой неисправных ячеек, содержащее внешний накопитель, постоянный накопитель, входы которого подключены к дешифратору адреса, а выходы — к первым входам регистра, вторые входы которого соединены с выходами первого дополнительного накопителя, а выходы — с блоком обнаружения ошибки, регистр адреса, подсоединенный к дешифратору адреса, блоку сравнения, и второй дополнительный накопитель.

Недостатком известного запоминающего устройства является то, что оно не способно автоматически восстанавливать свою работоспособность при случайных сбоях и отказах элементов памяти, возникающих в ходе работы устройства.

Описываемое устройство отличается от известного тем, что оно содержит преобразователь кода адреса, входы которого подключены к выходу регистра адреса, выходы — ко входам внешнего накопителя, выходы которого соединены с третьими входами регистра и входами первого дополнительного накопителя, входы второго дополнительного накопителя соединены с одними из выходов регистра адреса.

Указанные отличия позволяют повысить надежность работы устройства.

На чертеже изображена блок-схема предложенного устройства.

Устройство содержит внешний накопитель

1, преобразователь 2 кода адреса, регистр 3

5 адреса со входами 4, дешифратор 5 адреса, постоянный накопитель 6, регистр 7, блок 8 обнаружения ошибки, блок 9 управления, первый дополнительный накопитель 10, второй дополнительный накопитель 11, служащий

10 для хранения кода неисправного адреса, блок

12 сравнения.

Выходы дешифратора 5 соединены со входами накопителя 6, выходы которого подключены к первым входам регистра 7. Выходы рс15 гистра 7 соединены с внешними информационными шинами 13 и входами блока 8, выход которого подключен к входу блока 9 управления. Выходы накопителя 10 подключены ко вторым входам регистра 7. Выходы накопи20 теля 11 соединены с входамп блока 12, выход которого соединен с входом блока 9; выход блока 9 подключен к входу накопителя 1, выходы которого подключены к третьим входам регистра 7 и информационным входам нако25 пителя 10. Выходы преобразователя 2 соединены с адресными входами накопителя 1. Выходы блока 9 управления подключены к входам регистров 3, 7 и накопителей 10, 11 а также к внешней шине 14. Выходы 15 первой

30 группы разрядов регистра 3, определяющей

492000 группу слов накопителя 6, соединены с входами преобразователя 2, дешифратора 5 и адресными входами накопителей 10 и 11, Выходы 16 второй группы разрядов регистра 3, определяющей слово в группе слов, соединены с входами преобразователя 2, дешифратора 5, блока 12 и информационными входами накопителя 11.

Работа устройства происходит следующим образом.

Согласно поступившему на регистр 3 коду адреса дешифратор 5 выбирает из накопителя

6 соответствующую группу слов и определенное слово в ней, которое по команде от блока

9 поступает на регистр 7. Одновременно с этим, согласно коду первой группы разрядов кода адреса, в накопителях 10 и 11 выбираются по одному слову, которые соответствуют выбранной в накопителе 6 группе слов.

Если при считывании блок 8 обнаружения ошибки не выдал сигнала ошибки, то считана правильная информация, и она поступает на внешние шины 13.

Если же блок 8 выдает сигнал ошибки в блок 9 управления, то последний задает режим повторного считывания из накопителя 6.

Если теперь блок 8 не обнаруживает ошибки, то считывается, что при первом считывании был сбой, и информация выдается на внешние шины 13.

Однако, если при повторном считывании блок 8 снова выдает сигнал ошибки, то блок

9 управления осуществляет следующую программу: посылает сигнал обращения к накопителю 1, по которому, согласно коду адреса на регистре 3, прошедшему через преобразователь 2 кода, накопитель 1 выдает исправную информацию для отказавшей в основном накопителе 6 ячейки, Эта информация поступает на пегистр 3 и по сигналу от блока 9 записывается в соответствующую ячейку накопителя

10. Одновременно с этим в накопитель 11 заносится код второй группы разрядов 16 регистра адреса 7.

Так происходит автоматическое занесение кодов неисправных адресов в накопитель 11 и соответствующей им исправной информации г накопитель 10.

Если теперь обращение к накопителю 6

>0 произойдет по неисправному адресу, то блок

12 сравнения выдает сигнал об этом в блок 9, который блокирует прием информации из основного накопителя 6 и разрешает — из накопителя 10.

15 При выдаче информации на внешние шины

13 блок 9 посылает на шину 14 сигнал конца обращения.

Формула изобретения

Запоминающее устройство с блокировкой неисправных ячеек, содержащее внешний накопитель, постоянный накопитель, входы которого подключены к дешифратору адреса, а

25 выходы — к первым входам регистра, вторые входы которого соединены с выходами первого дополнительного накопителя, а выходы— с блоком обнаружения ошибки, регистр адреса, подсоединенный к дешифратору адреса, 30 блоку сравнения, и второй дополнительный накопитель, отл и ч аю щееся тем, что, с целью повышения надежности работы устройства, оно содержит преобразователь кода адреса, входы которого подключены к выходу

35 регистра адреса, выходы — ко входам внешнего накопителя, выходы которого соединены с третьими входами регистра и входами первого дополнительного накопителя, входы второго дополнительного накопителя соединены

40 с одними из выходов регистра адреса.

492000

Составитель В. Рудаков

Техред E. Митрофанова

Корректор E. Рожкова

Редактор Б. Нанкина

Типография, пэ. Сапунова, 2

Заказ 94/16 Изд. № 1973 Тираж 648 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5