Постоянное запоминающее устройство

Постоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

с, А HkE

ОП И

ИЗО6РЕТЕН И Я

<п1 494768

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 18.07.74 (21) 2045402/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 05.12.75. Бюллетень № 45

Дата опубликования описания 19.02.76 (51) М. Кл. G llс 17/00

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.327.66 (088.8) (72) Авторы изобретения

Е. П. Балашов, Д. В. Пузанков н Д. А, Страбыкин

Ленинградский ордена Ленина электротехнический институт имени В. И. Ульянова (Ленина) (71) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть использовано при построении устройств памяти ЭВМ.

Известно ПЗУ, содержащее блоки памяти, выходы которых подключены ко входам выходного регистра, а адресные входы — к выходам регистра адреса.

Недостатком известного устройства является невозможность выполнения в нем логических операций.

Целью изобретения является расширение области применения ПЗУ.

Эта цель достигается тем, что ПЗУ содержит два адресно-числовых регистра, управляющий вход первого из которых соединен с выходом первого разряда регистра адреса, а управляющий вход второго — с выходом второго разряда регистра адреса. Выходы первого адресно-числового регистра соединены с адресными входами первых разрядов блоков памяти, а выходы второго — с адресными входами вторых разрядов блоков памяти.

Блок-схема ПЗУ представлена на чертеже.

ПЗУ содержит первый 1 и второй 2 адресночисловой регистры, регистр адреса 3, блоки памяти 4 и выходной регистр 5. Выходы блоков памяти подключены ко входам выходного регистра, адресные входы, за исключением первых двух, — к выходам регистра адреса.

Управляющий вход регистра 1 соединен с выходом первого разряда регистра адреса, а управляющий вход регистра 2 — с выходом второго разряда регистра адреса. Выходы регистра 1 соединены с адресными входами пер5 ного разряда всех блоков памяти, а выходы регистра 2 — с адресными входами второго разряда всех блоков памяти.

Предложенное ПЗУ работает в двух режи10 м ах.

1. Считывание числа из ПЗУ. Адрес числа подается на регистр адреса и с помощью управляющих входов адресно-числовые регистры устанавливаются в «О» или «1» в соответ15 ствии с содержимым первых двух разрядов адреса. Таким образом, первые два разряда адреса устанавливаются на блоках памяти с помощью адресно-числовых регистров, а остальная часть адреса — непосредственно с

20 регистра адреса. Затем производится считывание, и выбранное число поступает на выходной регистр.

2. Выполнение логической операции. На регистр адреса подается код логической опера-

25 ции, представляющий собой адрес соответствующей таблицы. При этом два первых разряда не используются. На адресно-числовые регистры подаются числа, над которыми необходимо выполнить логическую операцию. За30 тем производится считывание, и результат ло494768

Предмет изобретения

Составитель Ю. Розенталь

Техред А. Камышникова Корректор E. Рожкова

Редактор Л. Утехина

Заказ 196/15 Изд. № 129 Тираж 648 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

3 гической операции поступает на выходной регистр.

Считывание производится независимо в каждом разряде устройства по одному из четырех адресов, отличающихся (в соответствии со значениями переменных Х; и У; в 1-х разрядах адресно-числовых регистров) только двумя младшими разрядами адреса (00, 01, 10 или 11). По этим адресам в ПЗУ хранятся результаты выполнения логической операции, код которой составляет остальные разряды адреса и поступает на регистр адреса.

ПЗУ, в котором необходимо выполнить все

16 логических операций, должно иметь

16X4=64 ячейки памяти.

Таким образом, ПЗУ совмещает в себе функции хранения и логической обработки информации.

Применение предложенного ПЗУ в системах переработки дискретной информации позволит упростить или полностью исключить из их состава операционное устройство, Постоянное запоминающее устройство, содержащее блоки памяти, выходы которых подключены ко входам выходного регистра, а адресные входы — к выходам регистра адреса, 10 отличающееся тем, что, с целью расширения области применения, оно содержит два адресно-числовых регистра, управляющий вход первого из которых соединен с выходом первого разряда регистра адреса, а управляю15 щий вход второго — с выходом второго разряда регистра адреса: выходы первого адресночислового регистра соединены с адресными входами первых разрядов блоков памяти, а выходы второго — с адресными входами вто20 рых разрядов блоков памяти.