Устройство для исключения неопределенности работы интегратора

Устройство для исключения неопределенности работы интегратора

Иллюстрации

Показать все

Реферат

 

О и IN C А «- I f

i 3ОЬP ЕТЕ и N;K АВТОРСКОМУ CBNPETEAÛ:ÛÓ

Co!os CoseTñKèõ

Социалистических

Реслуб>-ик (61) Дополнительное к авт. свид-Вх

) ,: i > t. ),.7. Н 03)) 3,04 (2) „, > г, I >. 1) .,1:.>

-2) 03!1В.7С!i:. ) 04.03. -" (1) >>;! ; 5 .:, 2 .)- !

С ПРИСОС !1;!iPtiiIC>I ЗЯЯВКИ

Государстое!!нь!>! «o;,;ïoT

Ссеетс М11ннстров CCCP (23) Приоритет

О!Гголиковапо 15 12 2° 75 ° E>10ëëeTO!I!> 46

" . о ..!)х 62).3.072.7

>0vc о > ло делам изобретений н открытий

Д»7 3 olf) oлик01>»!!Пя описан и> 0 ).0">,7", (!2) 2!В>7(.р и:1 брс7 с f! IB (f )) 3»!!»В1. i..;„

C!!" 3. : .IГО С ХО . ТРУ > Р> Ко -.: c !>C .I;:.. О.Ь1"!Л . > 27. >И !! В7»МЯТИ КИ (54) () 1 !>0 !!> 1"" В>) !«АЯ jj С)хП 0! Е >):c 5, ;:0 > ),:.,>(,:. >)! Е!4 г) ОСТИ

Изобретение относится к области радиотехники и мо)кет быть использовано в устройствах автоматики.

Известно устройство для искл!0>!ения неопределенности рабOTBI интегратора. ссдс>р)кап!Се фазовый,!Стектор, выходы::0070рс 0 полк 710-!c!!l>»i перв I>t ".. O,ta>, бл .ОВ > ОВ!

geI7II I> lIPIIc!CAt BLcX0,7 Пеj BO! O б 7>01(3 ния copI! IIIICII co B. ;oäoì элс., ента зап):с-.::, выход которого подK7IQ c!I ко гторому вхо,!у псового блока coвп».707(и!1, а второй вход элемента запрета сос;ииси с ши !Ой управляющих сиг.laлов.

Для IIOBI>I!ilCItilSI lfo)teõoóeòoè1ивости CTройства при появлении дробных им:)ульсов B предлагаемое устройство;(ополиитсльно введен элсмспт зяпрстя, Вход >0Topo! О СО.--:!. 1:!p:i

С ВЬIХОДО "i BTOPO 0 0;.ОК!! СОВП !1,! c П ИЯ, В ТО,) О>:

ВХОД КОТОРОГО Iio, ÊË!0!! Pif и ВЫХО;(У ДОПОЛ:>ИтсльиОГО эле!>!сита запрета, а Второй Вход

-1 О П 0 Л П И Т Е -7 Ь 1.! 0 Г 0 = -, С и С -; Т 2 3 -., l I P C T 3 С О С -l I I i I C: l с шиной управляющих c û aëoa.

На че))тсже дана структур!!Яя схс 3 списываемого vcT))0)IcT>

Быходы фазового tcTc!;!opa 1 устройства по (к;по:епы к первым вхо !ам блоков 2 !и 3 совпадения. Быход блока 2 совпадения соеди ен со Входо.1 =., с::сита 4 запрета, вь!хo;!, которого полк.поисн кс BTopoму входу блока

2 совпадения, а Втоpclf зход элс ici!Tf: 1 запрс) 2 сое I l:Be>f с ш!! !Ой 5 управ.1я10щих сиГналог>. Бход эле;:ента 6 запрета соединен с вь1ходом блока 3 соьпадения, второй вход кото ;.Gl 0 подклю.-.сп и Выходу элемента 6 за5 прс-.;;, ", B".орсй В (o;I этого элемента запрета

cc;;!;:i, и с шш!о.:; . управлпощих сигналов, .т сйствс р»остi!(. т сг!еду!Ощ !м образом.

»и!)и;l (:".ИЯ. ССОТВСТС7 ВУ!ОЩИЕ ГРЯНИЦЯМ з.;». ГB;If:; ):ñ:.cf! TOB элсз ептов информации, с

10 ()!220;Of о;.,С-.et 7 0),-. 1 170ступ310Т на блоки 2

3 СOBII .f .!1:>7. h 11, t.l.! I!lot!I!le элемеНтами 4 и 6 "at.рстл> сос стствен!70. Одновременно сиги»л>ы с Bû);o,,oâ блоков совпадения пода-!

Отея i Bl>1. :.0;l l>f " Il 0 3 cTpollci Ва, и которым по.„.-.!0702 If!!Tc-.р»тор (на иертеже не пока221:). Зг!Смситы 4 и 6 запрета управляются п р а:1,.21;ь!ми c!If;I<7,!ами, поступающими на ши. !7 5 и 07 ис)х)и!!Пка управляющих curH2,>LB.

2(> 1 ORB.I(ll. !e в 0:!Пс!! 1 3 фазовых 17,70ciIocTeé зп:-; 1»;цсго .»Омсптл элемента информации, il3ï!)I:мс;) О)ров гл 2!Воичиого сигнала, приводит и ïcBвлш ii!0 !t; Гряжения на входе соотГ"-;севу(ощсго =-;,смс1:т".. .или 6 запрета, ко2) горь!и ол:;кируст соо; ветствующий блок соВ и 2:,.:, ! .: . 1:);i п(явлс!>;!и В ЯП3.7изир) ei;0!1 плоскости г!О :;П1,!х "....л:с;.::,",:омснтог, в элементе инфо:)!>.".!;!Ill I! л вхо;1е (»230ВОГО детектора 1 соЗО o!-! c-.cT > > iott!!:!! 270)."!."IT aai!pcT» злп;)сщает

495754

Составитель R. Еркин

Текред Е. Митрофанова

Корректор T. Фисснко

Редактор А. Пейсоченко

Заказ 285/6 Изд. М 2046 Тираж 902 Подписное

Ц11ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и откргятпй

113035, Москва, Ж-35, Раугпская наб., д. 4/5

Типография, пр. Сапунова, 2 прохождение в интегратор напряжения, возникающего на выходе фазового детектора, до момента анализа значащих моментов информации в противоположной фазовой плоскости элемента информации.

Элементы запрета деблокируются управляющими сигналами, поступающими на входы шин 5и7.

Формула изобретения

Устройство для исключения неопределенности работы интегратора, содержащее фазовый детектор, выходы которого подключены к первым входам блоков совпадения, причем выход первого блока совпадения соединен со входом элемента запрета, выход которого подключен ко второму входу первого блока совпадения, а второй вход элемента запрета

5 соединен с шиной управляющих сигналов, отличающееся тем, что, с целью повышения помехоустойчивости при появлении дробных импульсов, в него дополнительно введен элемент запрета, вход которого соеди10 нен с выходом второго блока совпадения, второй вход которого подключен к выходу того Iíèòåëüíñãо элемента запрета, а второй вход дополнительного элемента запрета соединен с шиной управляющих сигналов.