Устройство фазирования факсимиального аппарата

Устройство фазирования факсимиального аппарата

Иллюстрации

Показать все

Реферат

 

(. I/ 49579 I

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Зависимое от авт, свидетельства (22) Заявлено 03.01.72 (21) 1733038/26-9 с присоединением заявки М (32) Приоритет

Опубликовано 15.12,75. Бюллетень Л 46 (51) М. Кл. Н 04п 1/36

Госуаарственный квинтет

Совета Министров СССР (531 У. 1,К 62!.397(088.8) по лела1и изобретений и открытий

Дата оиубликов III!I5I ollllcallHH 03.03.76

1 72) Автор

И 3 О 0 Р С 1 (I I I I 51

Н. И. Шевченко (, 1) 3a51I3II I (.Ib (5.1) УСТРОЙСТВО ДЛЯ ФАЗИРОВАНИЯ ФАКСИМИЛЬНОГО

АП ПАРАТА

Изобретение относится к факсимильной технике.

Известное устройство для фазипования фaêñèìèльного аппарата содержит схему соBI!a,чения, иа входы которой поданы фазовые импульсы передатчика и приемника, элемент памяти и блок привода.

В процессе фазирования барабан передатчика вращается с синхронной скоростью, а барабан приемника — со скоростью, отличной от CI!I!xpoII!IOII. Это обуславливает перемещение ((1азовых импульсов приемника относительно фазовых импульсов передатчика.

При совпадении фазовых импульсов приемника с фазовыми импульсами передатчика хема совпадения воздействует на элемент памяти (триггер), который переключает блок привода на вращение барабана приемника с иихронной скоростью.

11едостаток известного устройства состоит в большой продолжительности процесса фазирования.

Целью изобретения является сокращение дл 1тельности процесса фазирования.

Цель достигается тем, что в предлагаемом устройсIBB к выходу схемы совпадения одновременно подключены вход интегратора длительности наложения фазовых импульсов передатчика и приемника и вход запуска одновибратора, причем времязадающий вход одновибратора соединен с Bblxo:(ом интегратора длите lbHocTII, à Bblxo.(— со входом элемента памяти.

На чертеже показана блок-схема предла5 гаемого устройства.

Устройство содержит последовательное соединение схем совпадения 1, входы которой соединены с выходом тракта приема приемника 2 и выходом датчика 3 фазовых им10 п у. I b co B и р и е м и и к a, o l » o B I I 6 p a I o p a 4, мента памяти 5 Il блока приво(а 6. Кроме того, к выходу схемы совиадени» 1 lloдк 110чен вход интегратора 7 длительности наложения фазовых импульсов передатчика и

15 приемника, выход которого соединен с врсмязадающим Bxoдом одновибратора 4.

Устройство работает следующим образом, Б Ilcxo:(ном состоянии элемент памяти 5 установлен в положение, принуждаю(це(20 блок привода 6 вращать барабан приемника со скоpocTbIo, oT;1ич ной 0Т cllllxpo!111011. ПОэтому фазовые импульсы приемника перемеща1отся относительно фазовых импульсов пер"-.ëaT÷èêà, барабан которого вращается с

25 синхронной скорость10. Фазовые импульсы передатчика и приемника поданы на Bxolbl схемы совпадения 1 с выходов тракта приема приемника 2 и датчика 3 фазовых импульсов приемника соответственно. При наложении

30 фазовых импульсов передатчика и прием 1и

495791

ФОJ) lу,)я и)306;)с Г;и iis!

10 (.:>с г(ии)тс)! H. Шевченко тсхрси Е. Митрофанова

Корректор,П, Деннскина

Редактор И. Шубина

Зяк;i.i 319, 12 Ия,(. Г>) 2070 Тира>к 740 По:и!исиос

111111И1111 Госу;(ярстн(и:и)го коми!ета (.оветя Министров СССР ио делам изобретений и открытий

113035i Москва, jV,-35. Ряушска)! наб., >ь 4, 5

Tfttt(>) ðÿôè», tt;>. (.яи) иоия, 2 кя схема совпадения ф if)i!it))x«Г 1!миуль, длительность которого рявия длитсльпост наложения указанных фазовых импульсов.

Выходной импульс схемы совпадения iioступает на вход интегратора 7, иа выхо.it. которОГО il <3nj) siжеи1!с н 3 p Hc! яст Г!)) ОНОрцио

1! яльно дл ите I hi!ocT!i зтОГО !I.>In), . 1ься. В 3 дним (рроитом выходного импульса лемы совпадения 1 прекращается работа интегратора 7 и запускается одновибратор 4, длительНОСТЬ ВЪ|ХОДНОГО 1!МП )>ЛЬСЯ КОТОI)ОГО ТСМ Х1«НЬше. чем большее напряжение посгупает иа его времязадающий Bxo:I с выходя 1:итегрятора 7. Длительность выходного импульса одновибратора 4 и скорость BpHII)pili iя ба,)абаня приемника выбраны тяк, что в мом(.ит ()) ОР м ИРОВ Яи ИЯ 3 Я (и«! О фРОН !3 зт ОГО 11ъ1п . I I> H баpi перс,(()тI. В Hт(гг мом, пт зя illllи ())j)oilò ныходНОГО Bii васт злсмент п(!м1)ти 5 в положение, iipiiнуждяющее блок n J) nBosià б вращать бя JH бан приемника с синхронной скоростью.

Г1редло<жеиное у«) ройство позволяет существенно увеличить отличие иесинхрон !Ой скорости вращения оТ синхронной ири услоB Ii ii соотВ TcTB) !() Н((I c Р Я сIL II )) «ll i is! ()) i импульсов передатчика и приемника, т. «. существенно сократить длите11>EIocTb процесса фазирования. Точность фазирования Iip!I

5 ятом ис зависит от ширины фазовых импульcoB ii Бс«1(ело Опр ncëÿcòñÿ только то! IlocTB!(; работы зл«м итов у.-тройсTB;I.

Устройство для фазировяиия факсимильного аппарата, содержащее схему совпаденияя, HH входы которой поданы фазовыс им1,) пульсы передят )II 3 и приемника, блок I!J)llБ о;1 а, с 0 с . и и - н н ы и с В 0 и м входом с B I>l )i 0 д О х

>Л МЕИТЯ Iiil "1ЯТИ> О Т,I II Ч i ". 0 C . ; « \ Ы 0 В 1 Я <

20 I! n Si ) TII(! Б f) Х> «)1110 I 0;II(,110!! (I! Ы В <О, i ИНТС J) я

Г() f) ix()25;lом интсГpHToJ)3,1,!и елш!Ости, 3 выход — — co

Bxo,i0)! зл«м(нта памяти.