Устройство многоканального ввода

Устройство многоканального ввода

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТВЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Доаелннтелвное к авт. свид-ву (22) Заявлеио08.09.72 (21) 1826245/18-24 с присоединением заявки № (23) Приоритет (43) Опубликоваио25,12,75 Бюллетень %47

Гасударстееииьй «емитет

Сюа«те Ми««строе СССР

«и двлам изюбретеиий и вт«рытий (45) Дата опубликования описания 06.04.7

fl. Б. Баран, М. В. Динович, А. А. Кобоэев, А. А. Михайлишин и А. А. Морозов

1 (72) Авторы изобретения (71) Заявитель Ордена Ленина ииС:титут кибернетики AH Украинской ССР (54) УСТРОЙСТВО МНОГОКАНАЛЪНОГО ВВОДА

Изобретение относится к вычислитель.ной технике и может быть использовано при разработке вычислительных машин и систем.

Известны устройства многоканального - 5 ввода, содержащие селектор буферов кана)лов, блок сопряжения, связанный с входами устройства и буферами каналов, вклю чающими блоки приема. Бель. изобретения1

1

: расширение функциональных воэможностей 10 устройства, что, позволит осуществить при ем информации по каналам с различными ско, ростями передачи данных, независимую от процессора компановку данных, повышеняе скорости обмена с оперативной памятью процессо-16 ра, сокращение оборудования блоков приема.

Для осуществления цели предлагаемое устройство многоканального ввода содержит в селекторе буферов каналов шифратор адреса, буферный регистр, блок рассогласо- N вания, коммутатор состояния каналов, блок занесения и блок управления, причем первый выход каждого блока приема соединен с соответствующим входом шифратора адреса и блока рассогласования, второй выход каж- Ж

2 дого. блока приема соединен с соответствующим входом шифратора адреса и коммутвтора состояния каналов, первый выход шиф;ратора адреса соединен с установочным входом буферного регистра, управляющий .вход которого соединен с первым выходом. блока учравления, второй выход которого

:соединен с первым выходом устройства, а;

1 третий выход - с первым входом блока эа» несенчя, второй вход которого соединен со" вторым выходом устройства и первым вы-, ходом буферного регистра, а выход - с сэ ,,ответствующими входами блоков приема, второй выход шифратора адреса соединен с соответствующим входом коммутатора состояния каналов, выход которого соединен с соответствующим входом буферного . регистра, второй вход которого соединен с третьим выходом устройства, соответст вуюший вход которого соединен с первым ,входом блока управления, второй вход которого соединен с выходом блока рассоглесования, а блок сопряжения связан с вхо-, ;дами коммутатора состояния каналов.

Кроме того, каждый блок приема буфе496550 ров каналов содержит триггер приема, инвертор, первую и вторую схемы совпадв<иия, схему. сравнения,--причем входы триг,гера приема соединены:соответственно с выходами первой и второй схем совпадения, первые входы. которых соединены с выхс дами блока занесения, второй вход первой. схемы совпадения соединен с выходом блока сопряжения и выходом инвертора, второй вход второй схемы совпадения соединен с выходом инвертора, выходы триггера приема, вход и выход инвертора соединены с соответс гвующими входами схемы сравнения, выходы которой связаны с первым и

1 и вторым выходами блока приема.

На фиг. 1 представлена блок-схема устройства; на- фиг. 2 — функциональная схема блока приема, на фиг. 3 - временная диаграмма и вид массива состояний канала.

Устройство многоканального ввода содержит блок сопряжения 1, блоки 2 приема, буферов каналов, селектор буферов каналов 3, блок рассогласования 4, шифратор адреса 5, коммутатор состояния каналов 6, блок занесения 7, буферный регистр 8, блок управления 9, основные функциональ- ! ные связи устройства многоканального вво да - входные шины 10 устройства сопря-, жения, выходные шины 11 устройства сопряжения, шины 12 сигналов рассогласования каналов, шины 13 инверсных сигналов рассогласования каналов, выходные и ны 14 блока рассогласования, кодовые пины 15 шифратора адреса, шины 16 вы- борки канала, выходная шина 17 коммутатора состояния каналов, кодовые шины 18 номера канала, кодовые шины 19 состояния канала, шина 20 занесения в буферный регистр, шина 21 управляющих сигналов, выходная шина 22 сигналов занесния состояния, шина 23 запроса ввода, входная шина 24.

Блок 2 приема буфера канала состоит из триггера приема 25 с входными схемами ИЛИ" 26, 27, осуществляющего хранение информации о предшествующем последнему изменению состоянии канала, инвертора 28, осуществляющего инверсию поступающих с блока сопряжения сигналов и схемы 29 сравнения канала, кото- . рая производит сравнение состояний канала и триггера приема (в состав схемы сравнения входят схемы "И" 30, 31 и ИЛИ 32, инвертор 33 ).

На фиг. 3 обозначены моменты изменения состояния канала на выходе устройства сопряжения и приведен пример записи соответствующих моментов изменения состояний канала в массив канала с

,по (+ и ячейку оперативной памяти процессора, где 1", 0 - состояния «аналов, -, ... ", - реальное время изменения состояния каналов. б Принцип работы устройства многоканального ввода заключается в следующем, Информация, поступающая с терминальных пультов, преобразуется устройством сопря) жения в уровни элементов, например в уров® ни интегральных схем, на которых может быть выполнено устройство. Сигналы на выходных шинах 11 блока сопряжения 1 представляют собой двухуровневую последовательность изменений напряжения во времени. Устройство ввода фиксирует тольг ко изменения состояний каналов. По изменению состояния любого канала устройства ввода посылает сигнал запроса ввода, по которому процессор осуществляет приостановку выполнения программы, и в соответствии с номером канала, изменившего состояние, осуществляет запись в массив состояний KGHGJlG оперативной памяти (каждому каналу соответствует свой массив), код состояния канала ("0" или 1") в сопровождении текущего. времени, который в данный момент записан на регистре време» ни процессора.

Программы обработки массивов сотояний каналов процессора, используя предварительно введенные в память процессора данные о скорости передачи каналов, преобразуют полученные временные метки в двоичные разряды, которые составляют сообщения, передаваемые по каналам связи..

Работа многоканального устройства ввода состоит в следующем. В режиме ввода сигналы с блока сопряжения поступают

4р по шинам 11 на блоки 2 приема буферов канала и коммутатор состояния каналов 6.

В случае изменения состояния канала схема сравнения 29 вырабатывает сигналы рассогласования канала и инверсные сигналы рассогласования канала, которые соответственно по шинам 12 поступают на шифратор адреса 5 и блок рассогласования 4 и по шинам 13 — на шифратор адреса 5 и коммутатор состояния 6

Шифратор адреса реагируя на сигналы рассогласования каналов, поступающие со схем сравнения блоков 2 приема буферов . каналов последовательно, начиная с младших номеров каналов, изменивших состояние (в случае, если несколько каналов одновременно изменили состояние), на кодовых шинах 15 задает код номера канала, изменившего состояние. Одновременно шифратор адреса 5 посылает по шинам 16 вы60 борки канала сигнал, который открывает

49 6550.о ! соответствующую коду выбранного канала ., входную сборку коммутатора состояний канала 6, вследствие этого на выходной шине 17 коммутатора состояний каналов

6 устанавливается код изменившего состо яние канала (0 или "1"). Кодовые шины 15 шифрвторв адреса 5 соединены с единичными входами триггеров буферного регистра, осуществляющих хранение кода номера канала; выходная шина 17 коммутатора состояний каналов соединена с еди, ничным входом триггерв, осуществляющего, хранение кода состояния канала.

В это же время по сигналам рвссоглв» сования каналов блок рассогласования 4 посылает сигнал, который по шине 14 поступает на блок управления 9. По этому сигналу блок управления осуществляет выработку двух тактирующих сигналов, сдви,нутых друг относительно друга во времени.

Первый сигнал поступает по шине 20 нв единичные входы всех триггеров буферного регистра и осуществляет запись в буферный регистр кгда номера и состояния каналс, изменившего состояние. Выходы триггеров буферного регистра, в которых записан код номера канала, соединены кодовыми шинами 18 номера канала с устройством управления процессора и блоком занесения 7. Выходы триггера буферного регистра, в котором записан код состояния канала, соединены кодовыми шинами 1, с устройством управления процесс ор а.

Второй тактирующий сигнал поступает по шине 21 управляющих сигналов на блок занесения 7, который в соответствии с кодом канала, записанным в бу- ферном регистре 8, коммутирует посту- пивший импульс на соответствующую вы-! ходкую шину 22 сигналов занесения со стояния, по которому в триггер приема

25 выбранного блока 2 приема буфера канала заносится код состояния канала.

После этого блок управления 9 вырабатывает сигнал, который по шине 23 запроса ввода поступает в устройство управления процессора. Процессор приостанавливает программу обработки и по номе-. ру канала, который записан в буферном регистре 8, в соответствии с вышеописанным, осуществляет запись в массив состояний канала оперативной памяти состояния канала в сопровождении временной метки.

После этого по сигналу процессора, поступающему по шине 24, блок управления

9 прекращает выработку потенциала запро1 са ввода, процессор возобновляет програм6 му обработки принятой информации. цикл ввода повторяется только при следующем изменении состояния в каналах, звфиксиро ванным устройством многоканального ввода.

Предмет изобретения

l. Устройство многоканального ввода, содержащее селектор буферов каналов, блок сопряжения, связвнныи с входами устройся

Ф ва и буферами каналов, включающими блоки

°,приема, о т л и ч в ю ш е е с я. тем, что, с целью рвсширения функциональных возможностей устройства, оно содержит в

I селекторе буферов каналов шифратор адресе, буферный регистр, блок рассогласования, ком утатор состояния каналов, блок занесения и блок управления, причем первььй выход каждого блока приема соединен с

20 соответствующими входами шифратора адре-. са и блока рассогласования, второй выход ,каждого блока приемв соединен с соответ» ствующим входом шифратора адреса и комг

25 мутатора состояния каналов, первый выход шифратора адреса соединен с установочным входом буферного регистрв, управляющий ,вход которого соединен с первым выходом блока управления, второй выход которого

30 . соединен с первым выходом устройства, а третий выход — с первым входом блока за-I несения, второй вход которого соединен со вторым выходом устройства и первым выходом буферного регистра, а выход — с со ответствующими входами блоков приема, второй выход шифратора адреса соединен с соответствующим входом коммутатора состояния каналов, выход которого соеди-! нен с соответствующим входом буферного регистра, второй выход которого соединен с третьям выходом устройства, соответствующий вход которого соединен с первым входом блока управления, второй. вход ко::торого соединен с выходом блока рассоглв1 » сования, а блок сопряжения связан с входами коммутатора состояния каналов.

2. Устройство по п. 1, о т л и ч а ю ш ее с я тем, что, с целью сокрашения оборудования в нем каждый блок приема бу50 феров каналов содержит триггер приема, инвертор, первую и вторую схемы совпадения, схему сравнения, причем входы триггера приема соединены соответственно с выходами первой и второй схем совпадения, первые входы которых соединены с выходом блока занесения, второй вход первой схемы совпадения соединен с выходом

° блока сопряжения и входом инвергора, ьто рой вход второй схемы совладения соеди60 нен с выходом инвертора, выходы тригге496550 ра приема, вход и выход инвертора соеди ,иены C соотЪетствуюшими входами схемы сравнении arxoa короб связ с первым и вторым выходами бпока приема. г

496550

i+2

g+) ii $

С+Л

Соста ви тел ь М.Динович

Текрел Häù eeä Корректор Тдобровольскаа

Редактор я гончар

Заказ 4752/1244 Изд. J4 фЦ11 Тираж 6 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытий

Москва, 113035, Раушская наб., 4

Филиал ППП «Патент, г. Ужгород, ул. Прсоктная, 4