Устройство памяти импульсных сигналов

Устройство памяти импульсных сигналов

Иллюстрации

Показать все

Реферат

 

(i i1 499676

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 05.06.74 (21) 2032782/26-21 с присоединением заявки ¹ (23) Приоритет

Опубликовано 15.01.76. Бюллетень № 2

Дата опубликования описания 29.03.76 (51) М, Кл. Н ОЗК 27/02

Государственный комитет

Совета тинннстров СССР (53) УД1 621.374.32 (088.8) ло делам изобретений и открытий (72) Авторы изобретения

В, Л. Шейман, 3. В. Арбенин и А. M. Виницкий (71) Заявитель (54) УСТРОЙСТВО ПАМЯТИ ИМПУЛЬСНЫХ СИГНАЛОВ

Изобретение относится к импульсной технике и может использоваться для определения взаимного |временного сдвига двух перекрывающихся во времени импульсов.

Известно устройство памяти импульсных сигналов, содержащее трехвходовый элемент

«ИЛИ», выход которого через первую линию задержки подсоединен к входу бланк-каскада, выход которого соединен с одним из входов трехвходового элемента «ИЛИ», другой вход которого подсоединен к входу контрольных импульсов.

Однако известное устройство не может запоминать взаимное временное положение перекрывающихся во времени импульсов.

Целью изобретения является обеспечение возможности запоминания взап:диого времепного положения перекрывающихся по времени импульсов.

Это достигается тем, что в предлагаемое устройство дополнительно введены двухвходовый элемент «ИЛИ», вторая линия задержки, расширитель импульсов, строб-каскад, бланк-каскад, коммутатор четных и нечетных импульсов, при этом выход двухвходового элемента «ИЛИ» через вторую линию задержки соединен с сигнальными входами стробкаскада и бланк-каскада, а выход расширителя импульсов подключен к входам управления строб-каскада и бланк-каскада, выход строб-каскада соединен с третьим входом трехвходового элемента «ИЛИ», выход первой линии задержки соединен с входом коммутатора, выход нечетных импульсов которого сое5 динен с вторым входом двухвходового элемента «ИЛИ».

На чертеже приведена структурная электрическая схема устройства.

Устройство памяти импульсных сигналов

10 содержит входы 1 — 3 опорного, контрольного и сбросового импульсов, соответственно, элементы 4 и 5 «ИЛИ», линии б и 7 задержки, бланк-каскады 8 и 9, расширитель 10 импульсов, строб-каскад 11, коммутатор 12 четных

15 и нечетных импульсов, выходы 13 и 14 последовательностей контрольных и опорных импульсов соответственно, причем вход 1 подключен к входу расширителя 10 и одному из входов элемента 4, выход которого через ли20 нию 6 соединен с сигнальчыми входами бланккаскада 8 и строб-каскада 11, входы управления которых подключены к выходу расширителя 10. Выход бланк-каскада 8 соединен с выходом 13, а выход строб-каскада 11 соеди25 нен с первым входом элемента 5, второй вход которого подключен к входу 2, третий вход— к выходу бланк-каскада 9, а выход — через линию 7 к сигнальному входу бланк-каскада

9, управляющий вход которого подсоединен к

30 входу 3. Выход линии 7 соединен с входом

499676

Составитель А. Степанов

Техред T. Курилко

Редактор И. Шубина

Корректор 3, Тарасова

Заказ 449/20 Изд. № 2127 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 коммутатора 12, первый выход которого подключен к другому входу элемента 4, а второй к выходу 14.

Устройство работает следующим образом.

На входы 1 и 2 поступают опорный и контрольный перекрывающиеся во времени импульсы, причем последний несколько опережает первый. Упомянутые импульсы через элемент 5 вводятся в замкнутый рецеркулятор, содержащий элемент 5, линию 7 и бланк-каскад 9, причем опорный импульс предварительно пропускается через линию б, служащую для разделения его во времени относительно контрольного импульса, и строб-каскад 11, отпираемый расширителем 10 только на время прохождения опорного импульса. Одновременно расширитель 10 запирает бланк-каскад

8, препятствуя попаданию опорного импульса на выход 13.

Циркулирующие в рецеркуляторе разнесенные во времени опорный и контрольный импульсы направляются коммутатором 12 соответственно на выход 14 и через элемент 4, линию б, компенсирующую задержку опорного импульса посредством такой же задержки контрольного импульса, и бланк-каскад 8 — на выход 13. Таким образом, на выходах 13 и 14. появятся пары импульсов, совмещенных во времени так же, как входные контрольный и опорный импульсы, период следования которых равен времени задержки линии 7.

Подготовка устройства к приходу следующей пары входных импульсов производится подачей сбросового импульса, запирающего бланк-каскад 9, на вход 3.

Формула изобретения

Устройство памяти импульсных сигналов, содержащее трехвходовый элемент «ИЛИ», выход которого через первую линию задержки

10 подсоединен к входу бланк-каскада, выход которого соединен с одним из входов трехвходового элемента «ИЛИ», другой вход которого подсоединен к входу контрольных импульсов, отличающееся тем, что, с целью обес15 печения возможности запоминания взаимного временного положения перекрывающихся по времени импульсов, в него дополнительно введены двухвходовый элемент «ИЛИ», вторая линия задержки, расширитель импульсов, 20 строб-каскад, бланк-каскад, коммутатор четных и нечетных импульсов, при этом выход двухвходового элемента «ИЛИ» через вторую линию задержки соединен с сигнальными входами строб-каскада и бланк-каскада, а выход

25 расширителя импульсов подключен к входам управления строб-каскада и бланк-каскада, выход строб-каскада соединен с третьим входом трехвходового элемента «ИЛИ», выход первой линии задержки соединен с входом

30 коммутатора, выход нечетных импульсов которого соединен с вторым входом двухвходового элемента «ИЛИ»,