Формирователь импульсов регенерации для запоминающих устройств на мдп-транзисторах

Формирователь импульсов регенерации для запоминающих устройств на мдп-транзисторах

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик (11) %0581 (61) Дополнительное к авт, свид-ву (22) Заявлено 03.01.74 (21) 1989569/26-21 (51) M. K . H 03К 5/159 2

Н 03К 5/01 с присоединением заявки №

Государственный камктет

Совета Министров СССР оо делам нэооретвннй н открытий (23) Приоритет— (43) Опубликовано 25.01.76. Бюллетень №3 (53) УДК 621,373,43 (088.8) (451 Дата опубликования описания02.07.76 (72) Авторы изобретения

H. И. Хцынский, .С. В. Кузнецова и С. H. К (71) Заявитель (54) ФОРМИРОВЛТЕЛЬ ИМПУЛЬСОВ РЕГЕНЕРАЦИИ

ДЛЯ ЗАПОМИНАЮЩИХ УСТРОЙСТВ НЛ МДГ1-ТРЛНЗИСТОРЛХ

Изобретение относится к вычислительнсЖ технике и может использоваться для получения импульсов регенерации в матрице накоПителя оперативного запоминающего устрой

;ства. 5 . <

Известен формирователь импульсов регенерации для запоминаюцеих устройств на

ЯДП-транзисторах, содержащий пять инверторов с активными и нагруэочными транзи сторами, соединенными в кольцо, конденсатор времязадающей цепи и зарядный тран зистор.

Однако известное устройство обладает зависимостью периода и длительности им,пульсов регенерации от конструктивных эле И ментов, а также потребляет значительную MOIIlHOCTb, Цель изобретения - повышение стабиль

,.ности длительности импульсов регенерации и снижение потребляемой мощности, 20

Для этого в него дополнительно введены перве.й и второй тактовые генераторы, 1 разрядный и блокируюпеий транзисторы, делитель напряжения и управляемая импульс, ная цепь смещения затвора нагруэочпого . 25

) транзистора первого инвертора, состоящая иэ первого, второго и третьего транэисто

; ров, причем затвор зарядного транзистора подключен к выходу первого инверторя,сток разрядного транзистора подключен к истоку зарядного транзистора, затвор к средней ,точке делителя напряжения, а исток - к

: общей шине; сток блокирующего транзистора подключен к истоку активного транэис гора . второго инвертора, а затвор блокирующего транзистора второго инверчора подключен к затворам нагрузочных транзисторов второго

: четвертого инверторов и к ееервот тактово» м г,"енеоатчг ; первый, второй и третий ттаее зисторы управляемой импульсной пепи смещения последовательно вклкчены между полеосом источника питания и общей шиной, затвор пер вого из них подключен к выходу пятого ин вертора, затвор второго - к второму тактовому генератору, затвор третьего — к пер вому такт0вому генератору.

На чертеже IIpIIIIeIIell7 приепенпнаш,IInII электрическая схема фор lilpep.7teля, 40PMIIP059Te$Ih импУ 7I . оп PI rellell IIIIIII

500581 формирователь работает следующим образом.

На клеммы 1 и 2 поступают последователь -.; и коротких отрицательных импульов с генераторов :=ктовых импульсов, двинутых друг относительно друга на полпериода. При поступлении тактового импульса на клемму 1 транзистор 8 открывается и конденсатор 10 заряжается. С приходом тактового импульса на клемму 2 конденсатор 10 дополнительно подзаряжается, транзистор 3 — 1 открывается, вызывая отпирание транзистора 12, через когорый происходит быстрый заряд конденсатора 11. Напряжение на затворе транзистора 4 — 2 растет и он отпирается. Следующий тактовый импульс на клемме 1 открывает транзистор 5, снимая блокировку со второго инвертора, благодаря чему 55 передний фронт положительного импульса ча выходе четвертого инвертора соответствует заднему фронту тактового импульга на клемме 1. Одновременно на выходе пятого инвертора появляется отрицательзатвор первого из них подключен к выходу пятого инвертора, затвор второго — к второму тактовому генератору, затвор третье60 ro — к первому тактовому генератору. содержит ràêroâûå клеммы 1 и 2, пять инверторов, выполненных на нагрузочных транзисторах 3 1 — 3-5 и активных транзисторах 4 — 1 — 4 — 5 соответственно, блокировочный транзистор 5 второго инвертора, транзисторы 6, 7 и 8 импульсной цепи смещения, конденсаторы 9 и 10, времязадающую цепь из конденсатора 11, зарядного транзистора 12 и разрядного транзистора

13, делитель напряжения на транзисторах

14 и 15, а также выходные клеммы 16 и

17, причем истоки транзисторов 3-2 — 3-5, 8, 12, 14 и затворы транзисторов 3-3, 3-5, 14 подключены к шине питания, затворы транзисторов 3 — 2, 3 — 4, 5 и 8 подключены к тактовой клемме I тактовая клемма 2 подключена к затвору транзисто« ра 7, стоку транзистора 3-1 и через конденсатор 9 - к затвору транзистора 3-1, соединенному с истоком транзистора 8, связанным через конденсатор 10 с общей шиной, ист<ки транзисторов 5, 4-1, 4-3

- 4-5, 6, 13 и 15 подключены к общей шине, истоки транзисторов 3-1 - 3-5, 4-2, 7, 8, 12 и 14 соединены соответственно со стоками транзисторов 4-1 - 4-5, 5, 6, 7, 13 и 15, затворы транзисторов

4-1 — 4-5, 6, 12, 13 и 15 подключены соответственно к истокам транзисторов

3-5, 12, 3-2 — 3 — 5, 3 — 1, 14t исток транзистора 12 подсоединен к обшей шине через конденсатор l l, а выходные клеммы 16 и 17 подключены к истокам транзисторов 3-4 и 3-3 соответственно. ный импульс, отпирающий транзисторы 4-1 и 6, последний из которых блокирует воздействие тактовых импульсов с клеммы 2 на подзаряд конденсатора 10. Транзистор

12 запирается и конденсатор 11 начинает медленно разряжаться через транзистор

13, внутреннее сопротивление которого определяется напряжением на выходе делителя на транзисторах 14 и 15. При до10 стижении напряжением на конденсаторе 11 порогового уровня транзистор 4-2 закрывается и поступающий на клемму 1 тактовый импульс запирает транзистор 4 — 4 и на выходной клемме 16 появляется отрицательный

15 импульс, передний фронт которого жестко привязан к переднему фронту тактирующего импульса на клемме 1 и не зависит от нестабильности разряда конденсатора 1 1, Таким образом фронты импульсов на вы20 ходах 16 и 17 синхронизированы импульсами тактовых генераторов и длительность выходных импульсов не зависит от конструктивных элементов формирователя.

Формула изобретения

25 формирователь импульсов регенерации для запоминающих устройств íà МДП-транзисторах, содержащий пять инверторов с активными и нагрузочными транзисторами, со30 единенные в кольцо,:..>нденсатор времязадающей цепи и зарядный транзистор, о т л ич а ю шийся тем, что, с целью повышения стабильности длительности импульсов регенерации и снижения потребляемой мощности, в него дополнительно введены первый и второй тактовые генераторы, разрядный и блокирующий транзисторы, делитель напряжения и управляемая импульсная цепь смещения затвора нагрузочного транзистора первого инвертора, состоящая из первоroÄ второго и третьего транзисторов, причем затвор зарядного транзистора г дключен к выходу первого инвертора, стс. раз рядного транзистора подключен к истоку зарядного транзистора, затвор — к средней точке делителя напояжения, а исток - к общей шине, сток блокирующего транзистора подключен к истоку активного транзистора второго инвертора, а затвор блокирующего транзистора второго инвертора подключен к затворам нагрузочных транзисторов второго и четвертого инверторов и к первому тактовому генератору, первый, второй и третий транзисторы управляемой импульсной цепи смещения последовательно включены между полюсом источника питания и общей шиной.

500581

Редактор E.Îí÷àð

Корректор Л.Брахнина

Заказ 4 Г

143ll 1 «/ . Составитель А.Степанов гехред З.Тараненкс Гираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, 113035, Раушская наб., 4

Предприятие «Патент», Москва, Г-59, Бережковская наб., 24

1

Enum