Усилитель считывания

Усилитель считывания

Иллюстрации

Показать все

Реферат

 

503294 лиг

Составитель Э. Гилинская

Текред Т. Курилко

Корректоры. Л. Котова и 3. Тарасова

Редактор Т. Янова

За к аз 918, 23 Изд. Ne 1108 Тираж 752 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, jK-35, Раушская наб., д. 4, 5

Типография, пр. Сапунова, 2

В случае отсутствия напряжения на базах транзисторов 1, 2 токи транзисторов 6 7 ггерераспределяются,между эмиттерами и коллекторами транзисторов 4, 5. Поскольку. инверсный коэффициент передачи по току транзисторов 12, 13 значительно меньше прямого и они выходят в активный режим, потенциалы их эмиттеров повышаются, обеспечивая выходное напряжение высо кого уро|вня. Ток от логических схем,He:проходит. На выходе— логический «0».

Транзисторы 12, 13 ключевого каскада работают в инверсном режиме, характеризующимся малыми статическими коэффициентами передачи, напряжение насыщения транзисторов 12, 13 находится на уровне от сотен мик!

I ! ! ! ! ! ! !

l ! ! ! !

I ровольт до единиц милливольт, что обеспечивает высокое быстродействие всего усилителя считывания.

Формула изобретения

Усилитель считывания на транзисторах, содержащий последовательно соединенные входной дифференциальный каскад и выходной ключевой каскад, отличающийся тем, что, 10 с целью повышения помехоустойчивости, в коллскторныс цепи транзисторов каждого плеча дифференциального каскада включены последовательно по цепи питания эмиттернобазовый переход токораспределяющего тран15 зистора и коллекторно-эмиттерный переход транзистора динамической нагрузки.