Частотное пороговое устройство

Частотное пороговое устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (11) 504 299 (61) Дополнительное к авт. свид-ву (51) М, Кл.

Н 03 К 5/18 (22) Заявлено 26,06.74 (21) 2034951/26-21 с присоединением заявки № (23) Приоритет

Государственный иомитет

Совета Министров СССР по делам изобретений и отирытий (43) Опубликовано 25.02.765юллетень № 7 (45) Дата опубликования описания 20.03.76. (53) УДК

621,37 3 (088,8) B. М. Ведерников, В. П. Кирьянов, M. А. Кокшаров и ll, М. Напенко (72) Авторы изобретения

Институт автоматики и электрометрии Сибирского отделения AH СССР (71) Заявитель (54) ЧАСТОТНОЕ ПОРОГОВОЕ УСТРОЙСТВО

Изобретение относится к импульсной технике.

Известное частотное устройство, содержащее два генератора опорных частот, выходы которых соединены с одними входами логического элемента 2И-ИЛИ, триггер RS -типа, выходы которого соединены с другими соответствующими входами логического элемента 2И-ИЛИ, имеет недостаточную точность сравнения частот. l0

Для повышения. точности сравнения час;тот в предлагаемое частотное пороговое

I устройство введены два делителя частоты, выходы каждого из которых соединены с !

l входом триггера RS -типа и установочным 1$ входом другого делителя частоты, вход од1 ( ного делителя частоты соединен с выходом логического элемента 2И-ИЛИ, а на вход ругого делителя частоты подан входной игнал. QO! Устройство работает следующим образом.

В случае, ковала f„(fоп (где I „— входная частота, а f,„„— — частота генератора 1), на вход делителя частоты 4 через логичесI

;кий элемент 2И-ИЛИ поступает импульсная последовательность с частотой f а на

ОЕ11 ) вход делителя частоты 5 — контролйруемая частота У . В этом случае импульсы будут

4к появляться на выходе делителя частоты 4, продолжая держать триггер в прежнем со-!

;стоянии, Одновременно каждый выходнОЙ

,импульс делителя 4 осущесЛвляет устаповItsy в нулевое состояние делителя 5. В слу1 ! чае, когда j ) f . импульс появляется нд к опт

,выходе делителя частоты 5 и устанавливает триггер в состояние, при котором на вход елителя частоты 4 через логический элеент 2И-ИЛИ начинают поступать импуль4

На чертеже приведена структурная элек грическая схема предлагаемого устройства.

Устройство содержит генераторы 1 и 2

Рпорных частот, задающих граничные час тоты, логический элемент 3 2И-11ЛИ, д»лители 4, 5 частоты и триггер В RS -типа.

Позицией 7 обозначен вход устройства, позициями 8 и 9 — установочные входы делителей частоты, позициями 10, 11 - выходы I устройства, Составитель А. Артюх Техред М. Левицкая Корректор Зинзикова

Редактор О. Кузнецова

Заказ 91 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113ОЭБ„Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. )Гагарина, 101 сы с частотой > а у (где о астота генератора 2). Теперь триггер бу дет находиться в данном состоянии до тех пор, пока контролируемая частота „ не станет по величине меньше, чем j . Та- 5

"оп 2 ким образом, в частотном пороговом устройстве организован гистерезис, который позволяет исключить ложные срабатывания порогового устройтсва от фазового шума, то есть повысить надежность устройства 1О в целом,. Точность срабатывания устройства в основном определяется емкостью делителей частоты — чем больше их емкость, тем мейьше зона неопределенности срабатывания частотного порогового устрой-15 ства. Например, в случае использования делителей на 100 зона неопределенности срабатывания устройтсва составит 0,017 оп

Ф ормула изобретения

Частотное пороговое устройство, содержащее два генератора опорных частот, выходы которых соединены с одними входами логического элемента 2И-ИЛИ, триггер Р3 -типа, выходы ко орого соединены с другими соответствующими входами логического элемента 2И-ИЛИ, о т л и ч аю ш и и с я тем, что, с целью повышения точности сравнения частот, в него введены два делителя частоты, выходы каждого из которых соединены с входом триггера

Я -типа и установочным входом другого делителя частоты, вход одного делителя частоты соединен с выходом логического элемента 2И-ИЛИ, а йа! вход второго де- лителя частоты подан входной сигнал.