Преобразователь унитарного кода в сдвиг фазы

Преобразователь унитарного кода в сдвиг фазы

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (»!506I23

Са аз Советских

Социалистических

Республик

ИЗОБРЕТЕН ИЯ,л (К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61) Дополнительн0å к ",â"--,,. .свпд-ву— (51 j" 1.Êë. " Н 03 К 13/05 (I 22) Заявлено 05Х7.74 (2! ) 2042чс39, 26- 1 с присоединением заявки— (23) Прпоритет— (43) Опубликовано 05.03.76. ": —:=.ë,".степь ¹ 0 (45) Дата опубликования описания 9.0б.73

Государстаеннглй комитет

Сонета 1линнстрса СССР ло делам изобретений (53) х ДK 081.325 (088.8) и открытий (72) Авторы ,ив о бретен и я

К. К. Остроумов и Я, H. Гафиятуллин (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ УИИТАРИОГО КОДЛ

В СДВИГ ФАЗЫ

Изобретение относится к импульсной технике, может использоваться в станках с программным упразлением.

Иззестен преобразователь унитарного кода з сдвиг фазы, содержащий первый и второй делители частоть1, выходы которых соединены соответственно со входами блоков сложения и вычитания, включенных последовательно, причем другой вход блока сложения соединен с выходом генератора импульсов и входом третьего делителя частоты, выход которого через датчик обратной связи соединен со следящей системой и входом дискриминатора, другой вход которого подключен через четвертый делитель частоты к выходу блока вычитания.

Цель изобретения — повышение частоты преобразования.

В предлагаемый преобразователь введены гятый делитель частоты, дополнительные блоки сложения, устройство запрета и блоки синхронизации, одни входы которых соединяются с выходами источника унитарного кода, другие через устройство запрета связаны с выходом генератора импульсов, а управляющий вход устройства запрета соединен через пятый делитель частоты с выходом генератора импульсов и непосредственно подключеH к управляющим входам дополнительHbIx блоков сложения, через которые выходы блоков синхронизации подключены ко входам г.=.рвог0 )I второго делителей частоты.

С целью отработки каждого одиночного импульса у:-:птарного кода третий, четвертый и .пятый делители частоты выполнены с одинаковь.мп коэффициентами деления.

1-(а чертеже приведена функциона",üíàÿ схема преобразователя.

Выходы источника унитарного кода 1 подкл.очают к первым входам блоков синхронизации 2 и 8, другие входы которых соединены между собой и подключены к выходу устройстза запрста 4. Выход блока синхронизации 2 через дополнительный блок сложения

5 и пер"-,ûé делитель частоты б подключен ко в.;оду блока сложения 7, выход которого соединен с первым входом блока вычитания 8.

Ко второму зходу блока вычитания 8 подключен Hhlþä блока синхпонизации 8 через

"0

I последовательно соедиченные дополHèòåëüный блок сложения 9 и второй делитель частоты 10. Вход блока сложения 7 соединен со входом третьего делителя частоты 11, выход которого через датчик обратной связи 12 подключен к первому входу дискриминатора 18 и первому входу следящей системы 14, выход которой подключен ко,второму входу датчика обратной связи 12. Второй вход следящей системы 14 подключен к выходу блока

З0 вычитания 8 через последовательно соединен506123 ные четвертый делитель частоты 15 и дискриминатор 13. Соединенные между собой входы блока сложения 7 и третьего делителя частоты 11 вместе со входами устройства запрета

4 и пятого делителя частоты 1б подключены к выходу генератора импульсов 17. Выход делителя частоты 1б подключен к управляющим .входам устройства запрета 4 и блоков сложения 5 и 9.

Делители частоты 11, 15 .и 1б выполнены 10 с одинаковыми коэффициентами деления.

Устройство работает следующим образом.

Импульсы с источника импульсов унитарного кода 1 поступают на блоки синхронизации 2 и 8 для синхронизации в процессе сло- з жения большого числа импульсов унитарного кода с небольшим, поступающим на блоки сложения 5 и 9 с генератора импульсов 17 через делитель частоты 1б с коэффициентом деления пь Тактовые импульсы от генератора 20

17 проходят устройство запрета 4. При этом из последовательности тактовых импульсов исключаются импульсы, поступающие на блоки сложения 5 и 9. Таким образом оказывается возможным вписать в последователь- 25 ность импульсов, выходящую из источника импульсов унитарного кода 1, еще n — 1 импульсов между каждыми двумя из упомянутой последовательности. Импульсы с блоков сложения 5 и 9 делятся делителями частоты 30 б — 10 с коэффициентом деления и и поступают соответственно .на блок сложения 7 и блок вычитания 8. Импульсы от генератора

17 после сложения с импульсами, поступающими с выходов делителей частоты б — 10, и зз вычитания подаются,на делитель частоты 15 с коэффициентом деления пь Одновременно сигнал от генератора 17 через делитель частоты 11 с коэффициентом деления и, поступает на датчик обратной связи 12 и с соот- 40 ветствующим сигналу следящей системы 14 сдвигом по фазе запитывает второе плечо дискриминатора 18. Дискриминатор подает на следящую систему 14 сигнал рассогласования, а последняя этот сигнал отрабатывает. 45

Каждому им пульсу источника импульсов унитарного кода 1 соответспвует, после усреднения во времени в дискриминаторе 13, сдвиг

86Ро в фазе на Лф= — — и, где т — число имп,.п пульсов в унитарном коде; n, — коэффициент деления делителей частоты П, 15 и 16; и> коэффициент деления делителей частоты б и

10; Л р — сдвиг фазы.

Коэффициенты деления делителей частоты

11, 15 и 1б выбраны одинаковыми для отработки одиночных импульсов унитарного кода.

Формула изобретения

1. Преобразователь унитарного кода в сдвиг фазы, содержащий первый и второй делители частоты, выходы которых соединены соответственно со входами блоков сложения и,вы читания, включенных последовательно, причем другой вход блока сложения соединен с выходом генератора импульсов и входом третьего делителя частоты, выход которого через датчик обратной связи соединен со следящей системой и входом дискриминатора, другой .вход которого подключен через четвертый делитель частоты к выходу блока вычитания, отличающийся тем, что, с целью повышения частоты, преобразования, в него введены пятый делитель частоты, дополнительные блоки сложения, устройство запрета и блоки синхронизации, одни входы которых соединяются с выходами источника унитарного кода, другие через устройство запрета связаны с выходом генератора импульсов, а управляющий вход устройства запрета соединен через пятый делитель частоты с выходом генератора импульсов и непосредственно подключен к управляющим входам дополнительных блоков сложения, через которые выходы блоков синхронизации подключены ко входам первого и второго делителей частоты.

2. Преобразователь по п. 1, от л и ч а юшийся тем, что, с целью отработки каждого одиночного им пульса унитарного кода, третий, четвертый и пятый делители частоты выполнены с одинаковыми коэффициентами дел ения.